「K ビット」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The selector line selectively outputs all m-bits of the weight number setting resistor or the m-bits in which 0 is added by k-bits to the highest-order side of the (m-k) bits except the k-bit of the lowest-order to the weight control circuit 115 according to a clock selection signal S0 showing the change of clock frequency.例文帳に追加

セレクタ列はクロック周波数の変化を示すクロック選択信号Ｓ０により、ウエイト数設定レジスタの全ｍビットか最下位のｋビットを除く（ｍ−ｋ）ビットの最上位側に０をｋビット加えたｍビットかを選択してウエイト制御回路１１５へ出力する。 - 特許庁

Further, a pattern by k-(2^n-1) bits from high-order bits of the A pattern is employed for a pattern by k-(2^n-1) bits from the least significant bit of a pattern generated at the (m+1)th reference clock.例文帳に追加

また、Ａパターンの上位ビット側からｋ−（２^ｎ−１）ビット分のパターンを、第ｍ＋１番目の基準クロックで発せさせるパターンの最下位ビットからｋ−（２^ｎ−１）ビット分のパターンとする。 - 特許庁

When erasing the data, the bit of address k in MB0 and the bit of address k+n in MB1 are simultaneously erased.例文帳に追加

データの消去時には、ＭＢ０内のアドレスｋのビットとＭＢ１内のアドレスｋ＋ｎのビットが同時に消去される。 - 特許庁

A message having (k) pieces of m-bit blocks is inputted and it is coded into (m) pieces of n (n>k)-bit binary error correcting code words.例文帳に追加

ｋ個のｍビットブロックのメッセージを入力して、ｍ個のｎ（ｎ＞ｋ）ビット２元誤り訂正符号語に符号化する。 - 特許庁

For example, the memory capacity of the compression line FIFO 2003 is increased from 8 bit x 7.5 K word to 8 bit x 10 K word.例文帳に追加

たとえば、圧縮用ラインＦＩＦＯ２００３のメモリ容量を、８ビット×７．５ｋｗｏｒｄから８ビット×１０ｋｗｏｒｄにする。 - 特許庁

A second memory cell stores h-bit (h<k) data in one cell.例文帳に追加

第２メモリセルは、１セルにｈビット（ｈ＜ｋ）のデータを記憶する。 - 特許庁

A mantissa part extracting part takes out high-order K bits of a mantissa part.例文帳に追加

仮数部抽出部は仮数部の上位Ｋビットを取りだす。 - 特許庁

To transfer data of m=2^n+k bits during one clock cycle.例文帳に追加

１クロックサイクル内にｍ＝２^ｎ＋ｋビットのデータ転送を行う。 - 特許庁

A first memory cell stores k-bit data in one cell.例文帳に追加

第１メモリセルは、１セルにｋビットのデータを記憶する。 - 特許庁

The memory cells MC store k bits of data (k is a natural number not less than 2) into a single cell.例文帳に追加

メモリセルＭＣは、１セルにｋビット（ｋは、２以上の自然数）のデータを記憶する。 - 特許庁

Then each frame is divided into (k) and the ID information is recorded with (k) channel bits.例文帳に追加

そして、各フレームは、ｋ個に区分され、ｋ個のチャネルビットにより、ＩＤ情報が記録される。 - 特許庁

Before these binary prefixes were introduced, it was fairly common to use k=1000 and K=1024, just like b=bit, B=byte. 例文帳に追加

これらの 2 進の接頭語が導入される前は、k=1000 と K=1024 のように使うのが割に良く知られた習慣だった(b=ビット、B=バイト の関係に似ている)。 - JM

A flip-flop circuit 81-L-K holds inputted digital data (data) by unit of bit, sequentially outputs the data to rear stages and finally holds data K(bitL).例文帳に追加

フリップフロップ回路81-L-Kは、入力したデジタルデータ（データ）を１ビット単位で保持し、順次後段に出力し、最終的にデータK(bitL)を保持する。 - 特許庁

In this case, Mi is K-bit integer, Li is (N-K) bit integer, Mi×2N-K+Li=Ri and -2N-K/2≤Li<N-K/2.例文帳に追加

その後、グレイ値Ｒ_iは、最上位部Ｍ_iと最下位部Ｌ_iに分割されるが、ここで、Ｍ_iはＫビット整数であり、Ｌ_iは（Ｎ−Ｋ）ビット整数であり、Ｍ_i×２^N-K＋Ｌ_i＝Ｒ_iおよび−２^N-K／２≦Ｌ_i＜２^N-K／２である。 - 特許庁

A logical comparator circuit 84-L-K compares the data K(bitL) with the key pattern K(bitL) simultaneously as another bit data comparator circuit performs data comparison and outputs a comparison result M-K-L to a group of totaling circuits to be constituted of a plurality of AND circuits.例文帳に追加

論理比較回路84-L-Kは、データK(bitL)とキーパターンK(bitL)を、他のビットデータ比較回路と同時に比較し、比較の結果M-K-Lを複数のAND回路から構成される集計回路群に出力する。 - 特許庁

A memory cell of (n) bits in which an address is specified for each plurality of (n) bits unit is sectioned for each n/k (k:2 or more), selected successively every n/k bits, output data of the selected memory cell of the n/k are discriminated by sense amplifiers of n/k pieces, and outputted in serial as read-out data.例文帳に追加

複数ｎビット単位でアドレス指定されたｎビットのメモリセルを、ｎ／ｋ（但し、ｋは２以上）ずつに区分して、ｎ／ｋビットずつ順次選択し、選択された前記ｎ／ｋのメモリセルの出力データをｎ／ｋ個のセンスアンプで判定し、読み出しデータとしてシリアルに出力する。 - 特許庁

A k-bit information bit string is inputted from an information signal source 10, and the encoder 20 encodes the k-bit information bit string to an n-bit encoded bit string of a parallel sequence at an encoding rate (k/n), and n repeat pulse trains are generated by the pulse generator 30 and transmitted as UWB-IR from the antenna 90.例文帳に追加

情報信号源１０からｋビットの情報ビット列が入力され、符号器２０は、符号化率（ｋ／ｎ）で、ｋビットの情報ビット列を並列系列のｎビットの符号化ビット列に符号化し、パルス発生器３０においてｎ個の繰返しパルス列が生成されてアンテナ９０からＵＷＢ−ＩＲとして送信される。 - 特許庁

The significant bits are located in an upper K-A bit part of the boundary value data when the processor for installing the saturation processor has a K-bit data bus and the boundary value is expressed by 2^A.例文帳に追加

有効ビットは飽和処理装置が装着されるプロセッサがＫビットのデータバスを具備して境界値が２^Ａで表現される場合、境界値データの上位Ｋ−Ａビット部分である。 - 特許庁

The convolution coding section 20 stores newest input data corresponding to in K bit portion and outputs no coded data up to (K-1) bits of the input data and generates sequential coding data from the input of the K - the bit and outputs the data.例文帳に追加

畳み込み符号化部２０はＫビット分の最新の入力データを記憶し、入力データの（Ｋ−１）ビットまでは符号データを出力せず、Ｋビット目の入力から順次符号データを作成して出力する。 - 特許庁

Without using a redundant bit, a DC component under the restriction of k=7 or 8 in the (1, k) RLL rule is suppressed by using a coding table, that is used for converting 4-bit into 6-bits.例文帳に追加

冗長ビットを用いること無しに（１、ｋ）ＲＬＬ規則で、ｋ＝７あるいは８の制限下におけるＤＣ成分の抑圧を４ビットを６ビットに変換可能な符号化テーブルを用いて行う。 - 特許庁

The suppression of a DC component under the restriction of k=7 or 8 in the (1, k) RLL(run-length limited) rule is performed by using a coding table which can convert 4 bits into 6 bits without using a redundant bit.例文帳に追加

冗長ビットを用いること無しに（１、ｋ）ＲＬＬ規則で、ｋ＝７あるいは８の制限下におけるＤＣ成分の抑圧を４ビットを６ビットに変換可能な符号化テーブルを用いて行う。 - 特許庁

Suppression of a DC component under limitation of k=7 or 8 is performed by using a encoding table which can convert 4 bits into 6 bits with an (1, k) RLL rule without using redundant bits.例文帳に追加

冗長ビットを用いること無しに（１、ｋ）ＲＬＬ規則で、ｋ＝７あるいは８の制限下におけるＤＣ成分の抑圧を４ビットを６ビットに変換可能な符号化テーブルを用いて行う。 - 特許庁

For example, the system converts /a into an n-bit fixed-length address with "1" as the number 600 of components indicated with k bits and h(/a) as the hash value 670 of the prefix, indicated with n-k bits.例文帳に追加

例えば、システムは「／ａ」を、ｋビットで表される構成要素の数６００としての「１」とｎ−ｋビットで表されるプレフィックスのハッシュ値６７０としての「ｈ（／ａ）」とを有するｎビット固定長アドレスに変換する。 - 特許庁

A soft decision bit data generating section 112 generates soft decision bit data data(n), on the basis of a bit stream str(n) of the known symbol and the weighting coefficient k(n) by each bit of the known symbol.例文帳に追加

軟判定ビットデータ生成部１１２は、既知シンボルのビット列ｓｔｒ（ｎ）およびビット毎の重み付け係数ｋ（ｎ）に基づいて、軟判定ビットデータｄａｔａ（ｎ）を生成する。 - 特許庁

The impedance control circuit comprises a first binary counter ((n) bits), a second binary counter (n+k bits) and a timing control circuit.例文帳に追加

第１のバイナリカウンタ（ｎビット）と，第２のバイナリカウンタ（ｎ＋ｋビット）と，タイミング制御回路とを備える。 - 特許庁

In this display device, voltages corresponding to (k) bits in (i) bits of display data are applied to signal electrodes in one selected pattern period in one selection period.例文帳に追加

１選択期間の中の１選択パターン期間に表示データｉビット中のｋビットに対応する電圧を信号電極に印加する。 - 特許庁

In a secret dispersion unit 12, one-bit audio bit stream k is dispersed into n groups of dispersed signals s_i.例文帳に追加

秘密分散器１２において、１ビットオーディオビットストリームｋがｎ系列の分散信号ｓ_ｉに分散される。 - 特許庁

The (n+m)-bit multiplier 123 multiplies the data of a pixel value output from a (n+m)-bit frame memory 126 by K.例文帳に追加

ｎ＋ｍビット乗算器１２３は、ｎ＋ｍビットフレームメモリ１２６から出力される画素値のデータにＫを乗じる。 - 特許庁

A bit rate calculation unit 18 divides the remaining capacity (C-D) by the remaining recording time length (M-N) to obtain the bit rate K.例文帳に追加

ビットレート計算部１８は、残存容量（Ｃ−Ｄ）を残存記録時間長（Ｍ−Ｎ）で除し、ビットレートＫを得る。 - 特許庁

The sources of a pair of P and Q are combined with one pair, and the bits of k and s are evaluated in each step as a pair of bits.例文帳に追加

ＰとＱの対の元を１つの対に組み合わせ、ｋ及びｓのビットを、ビット対として各ステップにて評価する。 - 特許庁

Transfer data in the HS mode of USB 2.0 are processed in the unit of L bits and transfer data in an FS mode are processed in the unit of K bit on the other hand.例文帳に追加

ＵＳＢ２．０のＨＳモードの転送データはＬビット単位で処理する一方でＦＳモードの転送データはＫビット単位で処理する。 - 特許庁

To provide a technique for converting K-user ID bit into N-coded user ID bit, by which the probability of unauthorized alarms can be reduced.例文帳に追加

不正アラームの確率を低減することが可能な、ＫユーザＩＤビットをＮ符号化ユーザＩＤビットに変換する技法を提供する。 - 特許庁

Sense amplifiers SA1-SAk are prepared for eack k bit line BL1-BLk to read the data from each bit line.例文帳に追加

センスアンプＳＡ１〜ＳＡｋは、ｋ本のビットラインＢＬ１〜ＢＬｋごとに設けられ、各ビットラインからデータを読み出す。 - 特許庁

An interpolation circuit 2 executes interpolation processing to decrease a quantization step so as to extend bits of a digital signal D0 whose quantization bit length n is 16 and whose sampling frequency fS0 is 44.1 kHz into quantization bit length m is 24 that is far longer than a quantization bit length k is 20 of a digital/analog converter.例文帳に追加

補間回路２は量子化ステップを小さくする補間処理を実行し、量子化ビット長n=16、サンプリング周波数ｆ_S0＝44.1kHz のディジタル信号Ｄ_0 を、D/A 変換器４の量子化ビット長k=20よりはるかに大きな量子化ビット長m=24にビット拡張させる。 - 特許庁

A conversion circuit 4-1 converts data comprising k bits (a natural number of 3 or more; k<=n) stored in the memory cell array to data comprising h bits (a natural number of 2 or more; k<=h), based on a conversion rule.例文帳に追加

変換回路４−１は、メモリセルアレイに記憶するｋビット（ｋ＜＝ｎで、３以上の自然数）からなるデータを、変換則に基づき、ｈビット（ｋ＜＝ｈで、２以上の自然数）のデータに変換する。 - 特許庁

The pattern generating apparatus generates the parallel PN pattern in k bits (k is an integer for satisfying k>2^n-1) whose period is 2^n-1 bits (n is an integer of 2 or over) synchronously with a reference clock.例文帳に追加

周期が２^ｎ−１ビット（ｎは２以上の整数）であって、ｋ（ｋはｋ＞２^ｎ−１を満たす整数）ビットのパラレルのＰＮパターンを基準クロックに同期して発生させる。 - 特許庁

A selection transistor TR corresponding to the bit of address k in MB0 (k is any one of 0 to 2n-1) and a selection transistor TR corresponding to the bit of address k+n in MB1 (if k>n-1, address k-n) are simultaneously driven.例文帳に追加

ＭＢ０におけるアドレスｋ（ｋは０〜２ｎ−１のいずれか）のビットに対応する選択トランジスタＴＲと、ＭＢ１におけるアドレスｋ＋ｎ（ｋ＞ｎ−１の場合は、アドレスｋ−ｎ）のビットに対応する選択トランジスタＴＲは同時に駆動される。 - 特許庁

Packetized data, which is (N×I)-byte data generated by gathering M pieces of (K+L)-bit data obtained by adding L-bit dummy data to the K-bit data, wherein L and M are variably set depending on K, is inserted in a data field of the received packet through the serial bus.例文帳に追加

シリアルバスを介して受信したパケットのデータフィールドには、Ｋビットのデータに対してＬビットのダミーデータを付加することで得られる（Ｋ＋Ｌ）ビットのデータが、Ｍ個ずつ集まった（Ｎ×Ｉ）バイトのデータであって、Ｋに応じてＬ及びＭが可変に設定されるパック化データが挿入される。 - 特許庁

The value calculated as 2m is shifted by N-bit portion within a microcomputer to calculate the adaptation coefficient K.例文帳に追加

そして、２^mとして算出した値をマイコン内でＮビット分シフトさせ、適合係数Ｋを算出する。 - 特許庁

Further, occurrences of k-bit run lengths occur only at the juncture of two codewords.例文帳に追加

さらに、ｋビットのランレングスの発生は、２つの符号語の接合部でしか発生しない。 - 特許庁

M is a parallel width and H(k) is a bit length of the fraction data block B(x).例文帳に追加

Ｍは並列幅であり、Ｈ（ｋ）は端数データブロックＢ（ｘ）のビット長である。 - 特許庁

Thus, prescribed processing to be performed in the unit of K bits can be performed in the low frequency FC2.例文帳に追加

これにより、Ｋビット単位で行うべき所与の処理を、低い周波数ＦＣ２で行うことができる。 - 特許庁

Furthermore, a second shift means 56 shifts the cyclic code R(x) to a higher side by H(k) bits.例文帳に追加

また、第二シフト手段５６は、巡回符号Ｒ（ｘ）をＨ（ｋ）ビット上位側にシフトする。 - 特許庁

A storage device generates a pseudo random number (key data k), and calculates a function value g(k), and rearranges each bit of the key data k and the function value g(k) in a prescribed method, and transmits it to terminal equipment, and calculates a function value f(k) (S4-S10).例文帳に追加

記憶装置は、擬似乱数（キーデータｋ）を発生させ、関数値ｇ（ｋ）を計算し、ｋおよびｇ（ｋ）の各ビットを所定の方法で並べ替え、端末装置に送信し、関数値ｆ（ｋ）を計算する（Ｓ４〜Ｓ１０）。 - 特許庁

Each header byte Ck of a codeword quad is redefined as comprising two interleaved (m/2) bit nibbles, e_k, o_k.例文帳に追加

符号語カッドの各ヘッダ・バイトｃ_Ｋは、２つのインターリーブされた（ｍ／２）ビット・ニブル、ｅ_ｋ、ｏ_Ｋを含むように再定義される。 - 特許庁