「MACRO-ARRAY」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A macro-power wiring grid array part 1b arrays macros and a power wiring grid on the semiconductor chip according to the array information.例文帳に追加

マクロ−電源配線網配置部１ｂは、配置情報に従ってマクロ及び電源配線網を半導体チップに配置する。 - 特許庁

A conversion macro block rearrangement section rearranges a converted macro block array of horizontal 90× vertical 30 per frame into a conversion macro block array of horizontal 45× vertical 60 and outputs it to compression coding sections 7a, 7b in the unit of frames.例文帳に追加

変換マクロブロック並べ替え部では、１フレーム当たり水平方向９０個×垂直方向３０個の変換マクロブロック配列を水平方向４５個×垂直方向６０個の変換マクロブロック配列に並び替えて圧縮符号化部７ａ、７ｂにフレーム単位で振り分けて出力する。 - 特許庁

A search macro block setting unit 11b sets a search macro block to a second image frame so as to be the same primary color pixel arrangement in a Bayer array formation as the primary color pixel arrangement in the Bayer array formation of the reference macro block set to the first image frame by the reference macro block setting unit 11a.例文帳に追加

探索マクロブロック設定部１１ｂは、基準マクロブロック設定部１１ａが第１画像フレームに設定した基準マクロブロックのベイヤ配列状の原色画素配置と同じベイヤ配列状の原色画素配置になるように第２画像フレームに対して探索マクロブロックを設定する。 - 特許庁

A hydrogen barrier layer 80 covers a capacitor 56, formed at an FeRAM macro 41 comprising the FeRAM cell array and a cell operation circuit part, extending as far as to the boundary which separates the FeRAM macro and logic part.例文帳に追加

水素バリヤ層８０が、ＦｅＲＡＭセルアレイとセル動作回路部とからなるＦｅＲＡＭマクロ４１に形成されているキャパシタ５６を覆って、ＦｅＲＡＭマクロとロジック部とを相互に分離する境界まで延在している。 - 特許庁

In one performing example of the system, the base station of the micro cell has a two-dimensional(2D) antenna array coexisting with the antenna of the macro cell.例文帳に追加

本発明の一実施例においては、マイクロセルの基地局は、マクロセルのアンテナと共存する二次元（２Ｄ）のアンテナアレイを有する。 - 特許庁

The macro program obtains the array location data 6 from the variable definition file 5, and sets it as a variable 11 for reference.例文帳に追加

マクロプログラムは、変数定義ファイル５から、配列位置データ６を取得して、参照用変数１１に設定する。 - 特許庁

The device is successively provided with a light source 1, the spatial optical modulating element 2, the macro-lens 3, an array 4 of two micro- lenses and a projecting lens 5.例文帳に追加

光源１と、空間光変調素子２と、マクロレンズ３と、２枚のマイクロレンズアレイ４と、投射レンズ５とを順次有する。 - 特許庁

A word line keeper circuit 13 added so as to reduce power consumption during stand-by by executing power supply separation between the memory cell array part 10 of SRAM Macro and a peripheral circuit part, is formed by commonly using a dummy element in the dummy element area 14 of the memory cell array part.例文帳に追加

SRAM Macroのメモリセルアレイ部１０と周辺回路部との電源分離を実施して待機時の消費電力を削減するために付加するワード線キーパー回路１３を、メモリセルアレイ部のダミー素子領域１４のダミー素子を共用して形成する。 - 特許庁

An SRAM macro 100 includes the normal operation mode for allowing an access to a plurality of memory cell array blocks and the power-down mode for floating bit lines BL and /BL of the plurality of memory cell array blocks.例文帳に追加

ＳＲＡＭマクロ１００は、複数のメモリセルアレイブロックに対してアクセスが可能な通常動作モードと、複数のメモリセルアレイブロックのビットラインＢＬ，／ＢＬをフローティングにするパワーダウンモードを備える。 - 特許庁

In a designing stage for automatic disposition and wiring, a wiring connection region 13 having a plurality of conductive patterns is formed preliminarily (designed and disposed), along the arrangement of connection wires 111, 121 of the gate array IC circuit 11 and the macro cell 12 to collectively guarantee connection between the IC circuit 11 and the macro cell 12.例文帳に追加

そこで、自動配置配線の設計段階において、ゲートアレイ集積回路１１とマクロセル接続端部１２の各接続配線１１１，１２１の配列に沿うように、導電パターンを複数有する配線接続領域１３を予め構成（設計配置）し、両者の接続をまとめて保証する。 - 特許庁

A memory cell array is disposed in an area other than a wiring area for buffering, and the wiring for buffering is constituted in the same wiring layer as the wiring comprising the functions of the memory macro.例文帳に追加

メモリセルアレイは、バッファ用の配線領域以外の領域に配置され、バッファ用の配線は、メモリマクロの機能を構成する配線と同一の配線層に形成される。 - 特許庁

The connections 13 is provided with a multilayer pattern STCON for special purpose for connection in an end part, either on the gate array IC 11 side or on the macro cell 12 side.例文帳に追加

上記接続端部１３は、ゲートアレイ集積回路１１側、マクロセル１２側のうちのいずれかの配線端部に多層構造の接続専用パターンＳＴＣＯＮを設けている。 - 特許庁

In designing automatic arrangement and wiring, a wide wire extended end is designed to be arranged in a wire end either on the gate array IC 11 side or the macro cell 12 side.例文帳に追加

これは自動配置配線の設計段階において、ゲートアレイ集積回路側１１、マクロセル側１２いずれかの配線端部に対して幅広の配線延在端部を構成（配置設計）しておくものである。 - 特許庁

On an LSO chip 1, the connections 13 for connecting wiring patterns on the gate array IC circuit 11 side and the macro cell 12 side is disposed and wired automatically by respective interconnection layers.例文帳に追加

ＬＳＩチップ１上においてゲートアレイ集積回路１１側とマクロセル１２側の配線パターン相互の接続部１３は、互いに異なる配線層により自動配置配線されている。 - 特許庁

To enable proper and efficient location and assignment to an array enable area on the base when preparing the net list of a circuit in the source synchronous I/O part of soft macro configuration.例文帳に追加

ソフトマクロ構成のソースシンクロナスＩ／Ｏ部分の回路のネットリスト作成において、下地上の配置可能領域に適正且つ効率的に配置及び割付け可能にすること。 - 特許庁

The connection end 13 includes extended ends, where a wire end part either on the gate array IC 11 side or on the macro cell 12 side is widened.例文帳に追加

そこで、上記接続端部１３は、ゲートアレイ集積回路１１側、マクロセル１２側のうちのいずれかの配線端部を幅広くした延在端部を含んで構成される。 - 特許庁

On an LSI chip, an interconnection for wiring patterns on a gate array IC 11 side and on a macro cell 12 side is disposed and wired automatically by data which depends on different CAD grids.例文帳に追加

ＬＳＩチップ１上においてゲートアレイ集積回路１１側とマクロセル１２側の配線パターン相互の接続は、互いに異なるＣＡＤグリッドに依存したデータにより自動配置配線される。 - 特許庁

On an LSI chip, a connection end 13 for connecting wiring patterns on the gate array IC 11 side and on the macro cell 12 side is disposed automatically and wired based on the data which depend on different CAD grids.例文帳に追加

ＬＳＩチップ１上においてゲートアレイ集積回路１１側とマクロセル１２側の配線パターン相互の接続端部１３は、互いに異なるＣＡＤグリッドに依存したデータにより自動配置配線されている。 - 特許庁

To provide a microlens array sheet 1 for suppressing conspicuous macro unevenness which is a problem in large-area lens sheets, high in productivity, low in manufacturing cost and high in light diffusivity.例文帳に追加

大面積レンズシートにおいて問題となるマクロなムラが目立ちにくく、量産性に優れ、製造コストの安い、光拡散性に優れたマイクロレンズアレイシート１を提供する。 - 特許庁

To provide a manufacturing method for a microlens array sheet for preventing macro unevenness that becomes a problem in a large-area lens sheet from becoming conspicuous, attaining superior mass production and light diffusion properties, and reducing the manufacturing cost.例文帳に追加

大面積レンズシートにおいて問題となるマクロなムラが目立ちにくく、量産性に優れ、製造コストの安い、光拡散性に優れたマイクロレンズアレイシートの製造方法を提供する。 - 特許庁

In an ASIC chip 1 with a built-in DRAM including a large-scale logic circuit 7, or the like, an entire DRAM macro 2 including not only a cell array part 6 of the DRAM but also an internal power supply circuit 4 is formed in a well 5 such as a Deep N well, and power is supplied to the DRAM macro 2 from the internal power supply circuit 4.例文帳に追加

大規模なロジック回路７を含むＤＲＡＭ内蔵ＡＳＩＣチップ１等において、ＤＲＡＭのセルアレイ部６のみならず内部電源供給回路４を含めたＤＲＡＭマクロ２全体をＤｅｅｐ Ｎウェル等のウェル５内に形成し、このＤＲＡＭマクロの電源供給を前記内部電源供給回路から行うものである。 - 特許庁

To obtain a phased array antenna in which a higher harmonic wave is prevented from being generated by the non-linear effect of an amplifier when amplifying a macro wave input to the amplifier and radiated in a specific angle direction at high level.例文帳に追加

増幅器に入力されるマイクロ波を増幅する際に増幅器の非線形効果により高調波が発生し、その発生した高調波が特定の角度方向に高いレベルで放射されるのを抑圧したフェーズドアレーアンテナを得る。 - 特許庁

After reducing the image of the pixels 7 of the spatial optical modulating element 2 formed through the macro-lens 3 by the array of two micro-lenses as the optical means, the reduced image is enlarged through the projecting lens 5 and projected as the enlarged image 8 on the screen 6.例文帳に追加

マクロレンズ３により結像された空間光変調素子２の画素７の像を、光学的手段である２枚のマイクロレンズアレイ、すなわち、光学的手段により縮小した後、投射レンズ５により拡大した投影像８としてスクリーン６に投射する。 - 特許庁

A memory macro 1 has a memory-cell array 2 containing a plurality of memory cells 3, complementary digit-line pair DTj and DBj connected to the memory cells 3 and a column system peripheral circuit 6 connected to the complementary digit-line pair DTj and DBj.例文帳に追加

メモリマクロ１は、複数のメモリセル３を含むメモリセルアレイ２と、メモリセル３に接続された相補デジット線対ＤＴｊ、ＤＢｊと、相補デジット線対ＤＴｊ、ＤＢｊに接続されたカラム系周辺回路６とを備えている。 - 特許庁

FB's 11 equipped with debugging function are arranged in an array state by a lower wiring layer 22, macro functional units FU's are allocated to them, the FB's are customized by an upper wiring layer 21, and thus the integrated circuit module 10 is manufactured.例文帳に追加

下位配線層２２により、デバッグ機能を備えたＦＢ１１をアレイ状に配置すると共に、それらにマクロ機能ユニットＦＵを割り付け、上位配線層２１によりＦＵをカスタマイズすることにより集積回路モジュール１０を製造する。 - 特許庁