「MOS channel」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

P-CHANNEL MOS TRANSISTOR, N-CHANNEL MOS TRANSISTOR, AND NONVOLATILE SEMICONDUCTOR STORAGE DEVICE例文帳に追加

ＰチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタ及び不揮発性半導体記憶装置 - 特許庁

To nearly equally perform overetching to a p-type MOS region and an n-type MOS region when gate electrodes are formed in a semiconductor device having a p-type MOS (p-channel MOS transistor) and an n-type MOS (n-channel MOS transistor).例文帳に追加

ｐＭＯＳ（ｐチャネルＭＯＳトランジスタ）とｎＭＯＳ（ｎチャネルＭＯＳトランジスタ）とを有する半導体装置で、ゲート電極形成時に、ｐＭＯＳ領域とｎＭＯＳ領域にほぼ同等のオーバーエッチングを施す。 - 特許庁

p-CHANNEL MOS TRANSISTOR AND ITS FABRICATION PROCESS例文帳に追加

ｐチャネルＭＯＳトランジスタおよびその製造方法 - 特許庁

ESTIMATING METHOD OF EFFECTIVE CHANNEL LENGTH OF MOS TRANSISTOR例文帳に追加

ＭＯＳトランジスタ実効チャネル長の評価方法 - 特許庁

The other branch that is branched by the branch node N1 is connected to a gate of the P-channel MOS transistor MP1.例文帳に追加

分岐ノードN1で分岐された他方は、PチャネルMOSトランジスタMP1のゲートに接続されている。 - 特許庁

A P-channel MOS transistor MP1 is provided between an input power supply Vin and the low-voltage circuit 10.例文帳に追加

PチャネルMOSトランジスタMP1は入力電源Vinと低圧回路10との間に設けられている。 - 特許庁

To provide a relatively simple method for manufacturing a strained channel MOS transistor.例文帳に追加

歪チャネルを有するMOS トランジスタを製造するための比較的簡単な方法を提供する。 - 特許庁

N channel MOS TRs are newly added to the conventional level shift circuit so as to always bring the gate potential for the N channel MOS TRs in cross connection a Vtn or over when it is turned on, independently of the capability of the MOS TRs so as to permit state transition even when P channel MOS TRs with an extremely high capacity are not employed.例文帳に追加

レベルシフト回路にNチャネル型MOSトランジスタを新たに追加することにより、たすきがけになるNチャネル型MOSトランジスタがONになる際のゲート電位をMOSトランジスタの能力に関係なく、必ずVtn以上にすることにより、Pチャネル型MOSトランジスタを極端に大きくしなくても、状態を遷移することができる。 - 特許庁

By using actually measured data for which thresholds to a plurality of the MOS FETs of different gate lengths manufactured under the same process condition are actually measured and the analysis model of the threshold of the MOS FET, the impurity density distribution within the substrate of the channel surface of the MOS FET is calculated.例文帳に追加

同一プロセス条件で製造されたゲート長の異なる複数のMOS FET に対する閾値を実測した実測データとMOS FET の閾値の解析モデルを用いて、MOSFET のチヤネル表面の基板内不純物濃度分布を算出する。 - 特許庁

The drain of the p-channel MOS transistor 121 and the drain of the n-channel MOS transistor 122 are both connected to the word line WL.例文帳に追加

ｐチャネルＭＯＳトランジスタ１２１のドレイン、ｎチャネルＭＯＳトランジスタ１２２のドレインがいずれもワード線ＷＬに接続される。 - 特許庁

This can make the threshold voltages of the P-channel MOS transistor and the N-channel MOS transistor high in the test.例文帳に追加

これに伴い、試験時において、ＰチャンネルＭＯＳトランジスタおよびＮチャンネルＭＯＳトランジスタの閾値電圧を高くすることができる。 - 特許庁

A voltage supply circuit 70 is provided with a resistance element 71, a P channel MOS transistor 72, and N channel MOS transistors 73, 74.例文帳に追加

電圧供給回路７０は、抵抗素子７１と、ＰチャネルＭＯＳトランジスタ７２と、ＮチャネルＭＯＳトランジスタ７３，７４とを備える。 - 特許庁

A P-channel type MOS transistor Q4 and an N-channel type MOS transistor Q3 are connected in series to form a second inverter.例文帳に追加

Ｐチャネル型ＭＯＳトランジスタＱ４とＮチャネル型ＭＯＳトランジスタＱ３とが直列接続されて第１のインバータを形成する。 - 特許庁

To keep a size balance between a p-channel MOS transistor and an n-channel MOS transistor in a CMOS device.例文帳に追加

ＣＭＯＳ装置において、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの大きさを平衡させる。 - 特許庁

The signal line 35 is connected to N channel MOS transistors 41 and 42 and a P channel MOS transistor 43.例文帳に追加

センスアンプ活性化信号線３５は、ＮチャネルＭＯＳトランジスタ４１，４２及びＰチャネルＭＯＳトランジスタ４３と接続されている。 - 特許庁

A P-channel type MOS transistor Q2 and an N-channel type MOS transistor Q1 are connected in series to form a first inverter.例文帳に追加

Ｐチャネル型ＭＯＳトランジスタＱ２とＮチャネル型ＭＯＳトランジスタＱ１とが直列接続されて第１のインバータを形成する。 - 特許庁

Substrates of P-channel MOS transistors PT1-PT3 are connected to the gate of the P-channel MOS transistor PT1.例文帳に追加

ＰチャネルＭＯＳトランジスタＰＴ１−ＰＴ３の基板は、ＰチャネルＭＯＳトランジスタＰＴ１のゲートに接続される。 - 特許庁

A pixel switching element consists of a n-channel MOS transistor(TR) 6 formed with a pair and a p-channel MOS transistor(TR) 7.例文帳に追加

画素スイッチング素子が対をなすｎチャネルＭＯＳトランジスタ６及びｐチャネルＭＯＳトランジスタ７からなる。 - 特許庁

To increase a driving current of a P-channel type MOS transistor while preventing a decline in driving current of an N-channel type MOS transistor.例文帳に追加

Ｎチャネル型ＭＯＳトランジスタでの駆動電流の減少を防止しつつ、Ｐチャネル型ＭＯＳトランジスタでの駆動電流を増加させること。 - 特許庁

At this time, the p-channel MOS transistor 35 and the n-channel MOS transistor 36 respectively share a half voltage of the battery 1.例文帳に追加

この時、ＰチャネルＭＯＳトランジスタ３５とＮチャネルＭＯＳトランジスタ３６とは、電池１の電圧を１/２ずず分担する。 - 特許庁

MOS TRANSISTOR INCLUDING MULTI-CHANNEL AND ITS MANUFACTURING METHOD例文帳に追加

多重チャンネルを有するモストランジスター及びその製造方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND p-CHANNEL MOS TRANSISTOR例文帳に追加

半導体集積回路装置およびｐチャネルＭＯＳトランジスタ - 特許庁

SILICON CARBIDE N CHANNEL MOS SEMICONDUCTOR DEVICE AND ITS MANUFACTURE例文帳に追加

炭化けい素ｎチャネルＭＯＳ半導体素子およびその製造方法 - 特許庁

P-CHANNEL MOS TRANSISTOR AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE例文帳に追加

ｐチャネルＭＯＳトランジスタおよび半導体装置の製造方法 - 特許庁

N-CHANNEL MOS TRANSISTOR, ITS MANUFACTURING METHOD, AND SEMICONDUCTOR DEVICE例文帳に追加

ｎチャネルＭＯＳトランジスタおよびその製造方法、半導体装置 - 特許庁

SUPER SHALLOW METAL OXIDE SURFACE CHANNEL MOS TRANSISTOR例文帳に追加

超シャロー金属酸化物表面チャネルＭＯＳトランジスタ - 特許庁

MOS TRANSISTOR OF SIGE CHANNEL AND MANUFACTURING METHOD THEREFOR例文帳に追加

ＳｉＧｅチャンネルのＭＯＳトランジスタ及びその製造方法 - 特許庁

The switches Z1 to Z4 include N-channel MOS transistors.例文帳に追加

スイッチＺ１ないしスイッチＺ４は、ＮチャネルＭＯＳトランジスタを含む。 - 特許庁

The memory cell MC includes P channel MOS (Metal-Oxide Semiconductor) transistors (TRs) 1 to 3.例文帳に追加

メモリセルＭＣは、ＰチャネルＭＯＳトランジスタ１〜３を含む。 - 特許庁

METHOD FOR MANUFACTURING STRAINED CHANNEL MOS TRANSISTOR例文帳に追加

歪チャネルを有するＭＯＳトランジスタを製造する方法 - 特許庁

MOS TRANSISTOR HAVING THREE-DIMENSIONAL STRUCTURE CHANNEL, AND MANUFACTURING METHOD THEREFOR例文帳に追加

三次元構造のチャンネルを備えるモストランジスタ及びその製造方法 - 特許庁

To enhance operating speed of a p-channel MOS transistor.例文帳に追加

ｐチャネルＭＯＳトランジスタの動作速度を向上させる。 - 特許庁

In parallel with an n-channel MOS transistor 3 of p-channel MOS transistors 1 and 2 and the n-channel MOS transistor 3 connected in parallel and constituting the switch circuit, a p-channel MOS transistor 12 to perform ON/OFF operation reverse opposite to it is added.例文帳に追加

スイッチ回路を構成する並列接続されたｐチャネルＭＯＳトランジスタ１、２およびｎチャネルＭＯＳトランジスタ３のｎチャネルＭＯＳトランジスタ３と並列に、これと逆のＯＮ／ＯＦＦ動作するｐチャネルＭＯＳトランジスタ１２を付加する。 - 特許庁

With respect to n-channel MOS transistors TN-A and TN-B and p-channel MOS transistors TP-A and TP-B comprising the level shift circuit, p-channel MOS transistors TP-C and TP-D comprising a current mirror circuit are formed at the drain of the p-channel MOS transistors TP-A and TP-B.例文帳に追加

レベルシフト回路を構成するＮチャネルＭＯＳトランジスタＴＮ‐Ａ、ＴＮ‐ＢおよびＰチャネルＭＯＳトランジスタＴＰ‐Ａ、ＴＰ‐Ｂにおいて、ＴＰ‐Ａ、ＴＰ‐Ｂのドレインにカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＴＰ‐ＣおよびＴＰ‐Ｄを構成する。 - 特許庁

A P channel MOS transistor 103 and an N channel MOS transistor 104 are respectively connected between the power terminal VDD of a CMOS (complimentary metal oxide semiconductor) inverter consisting of a P channel MOS transistor 101 and an N channel MOS transistor 102 and a ground terminal.例文帳に追加

ＰチャネルＭＯＳトランジスタ１０１とＮチャネルＭＯＳトランジスタ１０２とから構成されるＣＭＯＳインバータの電源端子ＶＤＤと接地端子との間に、それぞれＰチャネルＭＯＳトランジスタ１０３及びＮチャネルＭＯＳトランジスタ１０４を接続する。 - 特許庁

METHOD OF MANUFACTURING MULTI-BRIDGE-CHANNEL TYPE MOS TRANSISTOR例文帳に追加

マルチ−ブリッジチャンネル型ＭＯＳトランジスタの製造方法 - 特許庁

POWER MOS DEVICE WITH INCREASED CHANNEL WIDTH AND ITS MANUFACTURE例文帳に追加

増加したチャネル幅を有するパワーＭＯＳ装置及びその製造方法 - 特許庁

The switching transistor 406a is an N-channel MOS-FET.例文帳に追加

スイッチングトランジスタ４０６ａは、ＮチャンネルＭＯＳ−ＦＥＴとする。 - 特許庁

The level shift circuit is provided with a p-channel MOS transistor(TR) M1 1 that configures a current source, n-channel MOS TRs M13, M14 that configure a current mirror, a p-channel MOS TR M12 for logical input and p-channel MOS TRs M15, M16 acting like a voltage limiter to limit the output voltage.例文帳に追加

電流源を構成するｐ型ＭＯＳトランジスタＭ１１と、カレントミラーを構成するｎ型ＭＯＳトランジスタＭ１３，Ｍ１４と、論理入力するｐ型ＭＯＳトランジスタＭ１２と、出力電圧を制限する電圧リミッタとなるｐ型ＭＯＳトランジスタＭ１５，Ｍ１６を設ける。 - 特許庁

An input buffer circuit 21 includes a differential circuit consisting of P channel MOS transistors 211-213, N channel MOS transistors 214, 215, and a threshold value changing circuit consisting of P channel MOS transistors 217, 218.例文帳に追加

入力バッファ回路２１は、ＰチャネルＭＯＳトランジスタ２１１〜２１３、ＮチャネルＭＯＳトランジスタ２１４，２１５からなる差動回路と、ＰチャネルＭＯＳトランジスタ２１７，２１８からなる閾値変更回路とを含む。 - 特許庁

A power-on reset circuit 1 connects a connection point (node RG) between a drain of a P-channel MOS transistor 4 and a drain of an N-channel MOS transistor 6 to a charging P-channel MOS transistor 3.例文帳に追加

パワーオンリセット回路１は、充電用のＰチャネルＭＯＳトランジスタ３に、ＰチャネルＭＯＳトランジスタ４のドレインとＮチャネルＭＯＳトランジスタ６のドレインとの接続点（ノードＲＧ）を接続する。 - 特許庁

A D-type N-channel MOS transistor HND3, an I-type N-channel MOS transistor HN1, and an E-type N-channel MOS transistor HNE1 are connected in parallel between node N2 and node N3.例文帳に追加

ノードＮ２とノードＮ３との間には、Ｄ型ＮチャネルＭＯＳトランジスタＨＮＤ３、Ｉ型ＮチャネルＭＯＳトランジスタＨＮ１、及びＥ型ＮチャネルＭＯＳトランジスタＨＮＥ１が並列に接続されている。 - 特許庁

The gate insulation film of the P- channel MOS TRs P1, P2 and of the N-channel MOS TRs N3, N4 is thicker than that of the N-channel MOS TRs N1S-N4S.例文帳に追加

ＰＭＯＳトランジスタＰ１、Ｐ２及びＮＭＯＳトランジスタＮ３及びＮ４のゲート絶縁膜はＮＭＯＳトランジスタＮ１Ｓ〜Ｎ４Ｓのそれらよりも厚い。 - 特許庁

To easily execute the extraction of impurity density distribution at a high speed from the electric characteristics of a MOS FET at the time of extracting the impurity density distribution in the horizontal direction of the channel surface of the MOS FET.例文帳に追加

MOS FET のチヤネル表面の横方向における不純物濃度分布を抽出する際、MOS FET の電気的特性から不純物濃度分布の抽出を高速かつ簡便に実行する。 - 特許庁

By this setup, an LV-MOS(low withstand voltage MOS transistor) manufacturing process can be applied to an HV-MOS, so that a semiconductor device equipped with an HV-MOS which is short in channel length and of high withstand voltage and mutual conductance can be realized.例文帳に追加

こうすることで、ＬＶ−ＭＯＳの製造プロセスがＨＶ−ＭＯＳにも適用でき、チャネル長の短い、高耐圧、高相互コンダクタンスのＨＶ−ＭＯＳを有する半導体装置とすることができる。 - 特許庁