「MOS process」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To obtain a high grade MOS interface at low process temperatures.例文帳に追加

低いプロセス温度で高品質のＭＯＳ界面を得る。 - 特許庁

LATERAL DOUBLE-DIFFUSED MOS TRANSISTOR AND ITS FABRICATION PROCESS例文帳に追加

横型二重拡散型ＭＯＳトランジスタおよびその製造方法 - 特許庁

PROCESS OF FORMING MOS GATE DEVICE HAVING SELF-ALIGNED TRENCH例文帳に追加

自己整列トレンチを有するＭＯＳゲートデバイスを形成するプロセス - 特許庁

GRADE-TYPE/STEP-TYPE SILICIDE PROCESS FOR IMPROVING MOS TRANSISTOR例文帳に追加

ＭＯＳトランジスタを改善するための勾配型／階段型シリサイドプロセス - 特許庁

The gate oxide film of the MOS transistor 12 is formed by using a process other than a process of forming the gate oxide film of the MOS transistor 11, and the thickness of the gate oxide film of the MOS transistor 12 is formed thinner than the thickness of the gate oxide film of the MOS transistor 11.例文帳に追加

ＭＯＳトランジスタ１２のゲート酸化膜を、ＭＯＳトランジスタ１１のゲート酸化膜を形成するプロセスとは別のプロセスで形成し、ＭＯＳトランジスタ１２のゲート酸化膜をＭＯＳトランジスタ１１のゲート酸化膜より薄くする。 - 特許庁

By using actually measured data for which thresholds to a plurality of the MOS FETs of different gate lengths manufactured under the same process condition are actually measured and the analysis model of the threshold of the MOS FET, the impurity density distribution within the substrate of the channel surface of the MOS FET is calculated.例文帳に追加

同一プロセス条件で製造されたゲート長の異なる複数のMOS FET に対する閾値を実測した実測データとMOS FET の閾値の解析モデルを用いて、MOSFET のチヤネル表面の基板内不純物濃度分布を算出する。 - 特許庁

To provide a recess gate type MOS transistor structure suitable for a high integration semiconductor memory, and to provide its forming process.例文帳に追加

高集積半導体メモリに適合したリセスゲートタイプのMOSトランジスタ構造及びその形成方法を提供するにある。 - 特許庁

The subsequent gate-forming process is implemented by the same process as a MOS transistor forming process other than DMOS.例文帳に追加

これにより、その後のゲート形成工程は、ＤＭＯＳ以外の他のＭＯＳトランジスタ形成工程と同一工程で達成する。 - 特許庁

To obtain a high performance MOS transistor formed by a simple manufacturing process.例文帳に追加

簡便な製造プロセスで形成される高性能なＭＯＳトランジスタを実現する。 - 特許庁

PROCESS FOR FABRICATING SEMICONDUCTOR DEVICE, ELECTRODE FILM, MOS TRANSISTOR, AND SEMICONDUCTOR DEVICE例文帳に追加

半導体装置の製造方法、電極膜、ＭＯＳトランジスタ、及び半導体装置 - 特許庁

By this setup, an LV-MOS(low withstand voltage MOS transistor) manufacturing process can be applied to an HV-MOS, so that a semiconductor device equipped with an HV-MOS which is short in channel length and of high withstand voltage and mutual conductance can be realized.例文帳に追加

こうすることで、ＬＶ−ＭＯＳの製造プロセスがＨＶ−ＭＯＳにも適用でき、チャネル長の短い、高耐圧、高相互コンダクタンスのＨＶ−ＭＯＳを有する半導体装置とすることができる。 - 特許庁

A process to form a tunnel insulating film of the memory transistor and a process to form a gate-insulating film of the MOS transistor are made to be a separate process.例文帳に追加

メモリトランジスタのトンネル絶縁膜を形成する工程と、ＭＯＳトランジスタのゲート絶縁膜を形成する工程を別工程とする。 - 特許庁

To provide a process of forming a self-aligning gate trench in a vertical MOS device.例文帳に追加

垂直ＭＯＳデバイスに自己整列ゲートトレンチを形成するプロセスを提供する。 - 特許庁

METHOD FOR FORMING MOS TRANSISTOR USING DAMASCENE AND CHEMICAL MECHANICAL POLISHING PROCESS例文帳に追加

ダマシン及び化学的機械的研磨工程を用いたＭＯＳトランジスタの形成方法 - 特許庁

A self-aligned C-MOS process using a halftone mask as an exposure mask is employed for fabricating a C-MOS in a display.例文帳に追加

表示装置に具備するＣ−ＭＯＳの製作のための露光マスクとしてハーフトーンマスクを用いたセルフアラインＣ−ＭＯＳプロセスを採用する。 - 特許庁

To reduce the number of manufacturing processes, by performing the process of controlling the threshold of a MOS transistor, and to provide a process of forming a DDD impurity layer in a single process.例文帳に追加

ＭＯＳトランジスタのしきい値を制御する工程と、ＤＤＤ不純物層を形成する工程とを一つの工程で行い、製造工程数を減らす。 - 特許庁

To provide an overvoltage protecting circuit capable of integration by an MOS transistor manufacturing process.例文帳に追加

ＭＯＳトランジスタ製造プロセスによって集積化が可能な過電圧保護回路を提供すること。 - 特許庁

To control a drain current-temperature characteristic of a MOS transistor without changing a manufacturing process.例文帳に追加

製造工程を変更することなくＭＯＳトランジスタのドレイン電流−温度特性を制御する。 - 特許庁

A salicide process for forming a self-aligned silicide layer in an MOS element Q1 is carried out.例文帳に追加

ＭＯＳ型素子Ｑ１に自己整合的にシリサイド層を形成するサリサイド工程が実施される。 - 特許庁

A delay circuit 4 or the like giving a desirable characteristics has a constant current source MOS transistor formed by the same process as the replica MOS transistor, and trimming voltage Vtri is applied commonly to the constant current source MOS transistor and the replica MOS transistor 2.例文帳に追加

所望の特性とすべき遅延回路４等は、レプリカＭＯＳトランジスタ２と同じプロセスで形成された定電流源ＭＯＳトランジスタを有し、該定電流源ＭＯＳトランジスタ及びレプリカＭＯＳトランジスタ２のゲートにはトリミング電圧ｖｔｒｉが共通に印加される。 - 特許庁

The operation speed of a test ring oscillator, formed by the same semiconductor process as a MOS transistor, is observed.例文帳に追加

ＭＯＳトランジスタと同じ半導体プロセスで作製したテスト用リングオシレータの動作速度を実測する。 - 特許庁

To improve characteristics of a high breakdown voltage MOS transistor by using a manufacturing process of an LDMOS transistor.例文帳に追加

ＬＤＭＯＳトランジスタの製造プロセスを活用して高耐圧ＭＯＳトランジスタの特性の向上を図る。 - 特許庁

MOS GATE POWER DEVICE HAVING EXTENDED TRENCH AND DOPED REGION, AND PROCESS OF FORMING THE SAME例文帳に追加

拡張されたトレンチ及びドーピング領域を有するＭＯＳゲートパワー素子及び、それを形成するプロセス - 特許庁

To form a lateral bipolar transistor on a substrate of SOI structure using MOS process while ensuring a sufficient amplification factor.例文帳に追加

この発明はSOI構造の基板上に形成される横型バイポーラトランジスタに関し、MOSプロセスの流用により形成することができ、かつ、十分な増幅率を確保することを目的とする。 - 特許庁

To provide a high breakdown voltage MOS transistor for simplifying a mask process and reducing a layout area, and to provide a manufacturing method of the high breakdown voltage MOS transistor.例文帳に追加

マスク工程を簡略化しながらも、レイアウト面積を縮小した高耐圧ＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタの製造方法を提供することを目的とする。 - 特許庁

To provide a MOS semiconductor device which can deal with a process of making the diameter of a wafer large and with a process of making a design rule fine, and which is isolated from a semiconductor substrate.例文帳に追加

ウェハの大口径化やデザインルールの微細化プロセスに対応できる、半導体基板から分離させたＭＯＳ半導体装置を提供。 - 特許庁

The NiSi film 42 is formed on gate electrodes 12, 22 and source-drain regions 14, 24 of both a p-MOS transistor 10 and an n-MOS transistor 20 (silicide film forming process).例文帳に追加

Ｐ−ＭＯＳトランジスタ１０およびＮ−ＭＯＳトランジスタ２０双方のゲート電極１２，２２およびソース・ドレイン領域１４，２４上にＮｉＳｉ膜４２を形成する（シリサイド膜形成工程）。 - 特許庁

At simulation, based on a manufacturing process for an MOS transistor, a virtual ion-implantation process is added to a process simulation, so that an inversion short-channel effect and enhanced short-channel effect with an actual MOS transistor is reflected on a simulation result.例文帳に追加

本発明は、ＭＯＳトランジスタの製造工程に基づきシミュレーションを行うにあたり、仮想のイオン注入工程をプロセスシミュレーションで追加し、実際のＭＯＳトランジスタにおける逆短チャネル効果やエンハンスト短チャネル効果をシミュレーション結果に反映させるシミュレーション方法である。 - 特許庁

The evaluating element 10 for evaluating the manufacturing process of a representative MOS transistor 1 included in an IC chip 100 formed on a wafer W includes a normal MOS transistor 10a formed on the wafer W by the same manufacturing process as that of the MOS transistor 1, and a native transistor 10b formed on the wafer W by an incomplete manufacturing process with only a channel doping process omitted from the manufacturing process.例文帳に追加

ウエーハＷに形成されたＩＣチップ１００に含まれる代表的なＭＯＳトランジスタ１の製造プロセスを評価するための評価素子１０であって、ＭＯＳトランジスタ１と同一の製造プロセスによってウエーハＷに形成された通常のＭＯＳトランジスタ１０ａと、この製造プロセスからチャネルドープ工程だけを除いた不完全製造プロセスによって当該ウエーハＷに形成されたネイティブトランジスタ１０ｂと、を備えたものである。 - 特許庁

A switching controller CNT switches MOS transistors Q1 and Q2 in roughly the same phase, and in the process of switching these MOS transistors q1 and Q2, it switches off the MOS transistor Q2 small in current capacity to delay it behind the MOS transistor Q1 large in current capacity.例文帳に追加

スイッチング制御部ＣＮＴは、ＭＯＳトランジスタＱ１，Ｑ２を略同相でスイッチング制御すると共に、これらＭＯＳトランジスタＱ１，Ｑ２をスイッチングさせる過程で、電流容量の大きなＭＯＳトランジスタＱ１に対し、電流容量の小さなＭＯＳトランジスタＱ２を遅らせてオフ状態に制御する。 - 特許庁

To provide an MOS device capable of exhibiting improved high-frequency performance and furthermore fully adapted to CMOS process technology.例文帳に追加

ＣＭＯＳプロセス技術に完全に適合する向上した高周波性能が可能なＭＯＳデバイスを提供する。 - 特許庁

To provide a high-performance semiconductor apparatus, which can be easily introduced to a MOS process, can reduce leak current between an emitter and a base (field intensity), and is hardly affected by noise or surge voltage, and to provide a method for manufacturing the same.例文帳に追加

MOSプロセスへの導入が容易で、エミッタ−ベース間のリーク電流（電界強度）を低減し、ノイズやサージ電圧の影響を受けにくい高性能な半導体装置とその製造方法の提供。 - 特許庁

To provide a semiconductor device which has a high performance MOS transistor formed by using a damascene gate process, and a manufacturing method thereof.例文帳に追加

ダマシンゲートプロセスを用いて特性の高いＭＯＳトランジスタを形成半導体装置及びその製造方法を提供する。 - 特許庁

Also, the element 4 manufactured by the MOS process can easily realize low loss with a lateral structure.例文帳に追加

また、ＭＯＳプロセスにより製造された電力供給用素子４は、横型の構造で低損失を容易に実現することができる。 - 特許庁

To form a sidewall spacer without shaving a semiconductor substrate in a process for forming the LDD (Lightly-Doped Drain) of an MOS transistor.例文帳に追加

ＭＯＳトランジスタのＬＤＤ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ Ｄｒａｉｎ）形成工程において、サイドウォールスペーサを半導体基板の削れなく形成する。 - 特許庁

Accordingly, even when the antenna ratio is large, the gate oxide film of the MOS transistors 1 and 4 will never get damaged during the plasma process.例文帳に追加

したがって、アンテナ比が大きい場合でも、プラズマプロセス中にＭＯＳトランジスタ１，４のゲート酸化膜がダメージを受けることがない。 - 特許庁

To provide a high performance semiconductor device for enhancing the driving power of an MOS-FET, and to provide its fabrication process.例文帳に追加

ＭＯＳ−ＦＥＴの駆動力を向上させる高性能な半導体装置及びその製造方法を提供すること。 - 特許庁

To provide a manufacturing process having a reduced number of masking processes for forming a MOS gate device like a power MOSFET.例文帳に追加

パワーＭＯＳＦＥＴのようなＭＯＳゲートデバイスを形成するための低減したマスク工程を有する製造プロセスを提供する。 - 特許庁

To provide a variable capacity circuit that uses a MOS switch for attaining the high breakdown voltage of a switch without using a high breakdown voltage process.例文帳に追加

高耐圧プロセスを使用することなくスイッチの高耐圧化が図れるＭＯＳスイッチを用いた可変容量回路を提供する。 - 特許庁

To secure the life of constant voltage TDDB of a gate insulation film of an in-process charge-up protection element which uses a MOS diode element etc.例文帳に追加

ＭＯＳ型ダイオード素子等を用いた工程中チャージアップ保護素子のゲート絶縁膜の定電圧ＴＤＤＢ寿命を確保する。 - 特許庁

To provide a method for manufacturing a thin film transistor for obtaining a high-grade polycrystalline silicon film and MOS interface at low process temperature.例文帳に追加

低いプロセス温度で高品質の多結晶シリコン膜およびＭＯＳ界面を得るための薄膜トランジスタの製造方法を提供する。 - 特許庁

To recover a process damage by a hydrogen annealing treatment when a wiring layer with a Ti layer is provided above a MOS transistor.例文帳に追加

ＭＯＳ型トランジスタの上方にＴｉ層付き配線層を設けた場合に水素アニール処理により工程ダメージの回復を図る。 - 特許庁

To process a memory cell having a MONOS type gate electrode and each gate electrode of normal MOS transistors at the same time.例文帳に追加

ＭＯＮＯＳ型のゲート電極を有するメモリセルと、通常のＭＯＳトランジスタの各ゲート電極を同時に加工できるようにする。 - 特許庁

To provide a semiconductor device which can protect a MOS device from damages from plasma by efficiently discharging the charges stored in the MOS device through a plasma process, and a method for manufacturing the semiconductor device.例文帳に追加

プラズマプロセスによってデバイスに蓄積された電荷を効率よく放電させることによって、プラズマダメージからＭＯＳデバイスを保護することが出来る半導体装置及び半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device comprising performing a process subsequent to a bipolar base after covering an MOS passive element with an insulating film in a method for manufacturing an integrated circuit containing the bipolar and the MOS passive elements.例文帳に追加

バイポーラおよびＭＯＳ、受動素子を含む集積回路の製造方法において、ＭＯＳ、受動素子を絶縁膜で覆った後に、バイポーラのベース以降の工程を行うことを特徴とする半導体装置を提供する。 - 特許庁