「MOS process」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a MOS transistor for applying a self-alignment contact process while reducing the sheet resistance and contact resistance of source/drain regions.例文帳に追加

ソース／ドレイン領域のシート抵抗とコンタクト抵抗を低減させながら自己整合コンタクト・プロセスが適用できるＭＯＳトランジスタを提供する。 - 特許庁

To allow gain variation in a nonlinear arithmetic circuit by a MOS circuit; to reduce variation of a gain characteristic by a process or temperature dependence; and to allow application of various kinds of nonlinear operations.例文帳に追加

ＭＯＳ回路による非線形演算回路で利得可変とし、温度依存性やプロセスによる利得特性のばらつきを低減する。 - 特許庁

To provide a semiconductor device with an MOS transistor which can increase a gate width of the MOS transistor and can restrain excess etching of a gate insulating film in dry etching process for pattern formation of a gate wiring.例文帳に追加

ＭＯＳトランジスタを備える半導体装置であって、ＭＯＳトランジスタのゲート幅を増加でき、且つ、ゲート配線をパターニング形成するドライエッチング工程に際して、ゲート絶縁膜の過剰なエッチングを抑制可能な半導体装置を提供する。 - 特許庁

To enhance a breakdown voltage between a source and a drain by lengthening an effective channel length of a MOS-FET formed on a silicon substrate in a MOS-FET driven field emission device, and to finely process it.例文帳に追加

ＭＯＳ−ＦＥＴ駆動型の電界放出デバイスにおいて、シリコン基板上に形成されたＭＯＳ−ＦＥＴの実効チャネル長を長くすることによってソース／ドレイン間の耐圧を向上すると共に、微細化加工ができるようにする。 - 特許庁

To realize MOS transistor and a manufacturing method of the MOS transistor for improving kink phenomenon and reduce off current by easily reducing influence of a parasitic transistor without complication of manufacturing process.例文帳に追加

製造工程を煩雑にすることなく、簡便に寄生トランジスタの影響を減らすことにより、キンク現象を改善し、オフ電流を低減させることが可能なＭＯＳ型トランジスタの製造方法及びＭＯＳ型トランジスタを実現する。 - 特許庁

In a manufacturing method of a CMOS semiconductor device having a silicide process structure, a titanium film 38 is formed on silicide forming regions of a P-channel type MOS transistor and an N-channel type MOS transistor, and a silicon film 39A is formed only on the titanium film 38 on the silicide forming region of the N-channel type MOS transistor.例文帳に追加

シリサイドプロセス構造のＣＭＯＳ半導体装置の製造方法において、Ｐチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタのシリサイド形成領域上にチタン膜３８を形成し、前記Ｎチャネル型ＭＯＳトランジスタ上のシリサイド形成領域上のチタン膜３８上にのみシリコン膜３９Ａを形成する。 - 特許庁

To increase a work function difference between a metal compound used in the gate electrode pattern of a n-channel MOS transistor and a metal compound used in the gate electrode pattern of a p-channel MOS transistor, in the n-channel MOS transistor which is formed in a gate first process and which uses the metal compound as the gate electrode pattern.例文帳に追加

ゲートファーストプロセスで形成できる、金属化合物をゲート電極パターンとして使うｎチャネルＭＯＳトランジスタにおいて、ｐチャネルＭＯＳトランジスタのゲート電極パターンに使われる金属化合物に対し、前記ｎチャネルＭＯＳトランジスタのゲート電極パターンに使われる金属化合物の仕事関数差を増大させる。 - 特許庁

To suppress the characteristics variation of MOS transistors due to charging by a plasma to lessen the influence causing the characteristics deterioration of an analog circuit on both gate electrodes of the MOS transistors paired in the analog circuit of a MOS type semiconductor integrated circuit device in a process of patterning a metal wiring layer by plasma etching.例文帳に追加

ＭＯＳ型半導体集積回路装置におけるアナログ回路の互いにペアとなるＭＯＳトランジスタ対の双方のゲート電極への金属配線層をプラズマ・エッチングによりパターニングする工程で、プラズマの帯電によるＭＯＳトランジスタの特性変動を抑制し、アナログ回路の特性の悪化の原因となる影響を軽減する。 - 特許庁

To provide a manufacturing method for a semiconductor device including a MOS transistor having desired characteristics in performance after a heat treatment process related to a manufacturing process of DRAM and the like.例文帳に追加

ＭＯＳトランジスタを含む半導体装置の製造方法に関し、ＤＲＡＭの製造プロセスなどに伴う熱処理を経た後に、所望の特性を発揮するＭＯＳトランジスタを製造することを目的とする。 - 特許庁

To provide a constant current circuit of which variation in the output current is minimized even when a drain current at zero bias in a depression type MOS transistor fluctuates greatly due to a process variation in a manufacturing process, etc.例文帳に追加

製造工程のプロセス変動等で、ディプレッション型のＭＯＳトランジスタにおける０バイアス時のドレイン電流が大きくばらついても出力電流の変動が小さい定電流回路を得る。 - 特許庁

To improve a carrier moving speed by applying a pulling stress to the channel area only of a desired MOS transistor, and to prevent the complication of a manufacturing process.例文帳に追加

所望のＭＯＳトランジスタのみにチャネル領域に引っ張り応力を印加してキャリア移動度を向上させ、且つ、製造工程の複雑化を抑える。 - 特許庁

To obtain a semiconductor device having effect wherein MOS transistors having a plurality of breakdown voltage specifications can be easily mixed and mounted with a simple process, and to provide a manufacturing method of the device.例文帳に追加

複数の耐圧仕様を持つＭＯＳトランジスタを簡単な工程で容易に混載できる効果を有する半導体装置とその製造方法とを得ること。 - 特許庁

A semiconductor manufacturing process of obtaining an electronic circuit to be designed is used to manufacture a plurality of MOS transistors of representative device sizes by way of trial (S1).例文帳に追加

設計する電子回路を実現させる半導体製造プロセスを使用し、代表的なデバイスサイズの複数のＭＯＳトランジスタを予め試作する（Ｓ１）。 - 特許庁

To prevent a drive force of a p-type MOS transistor from being deteriorated due to hydrogen generated from a stressor film etc. in a manufacturing process of a semiconductor device.例文帳に追加

半導体装置の製造工程においてストレッサー膜などから発生する水素によるｐ型ＭＯＳトランジスタの駆動力低下を防止する。 - 特許庁

Then, when an oxide film 4 that is formed at a MOS transistor forming region is removed (process (b)), the factor 3 for preventing oxidation is exposed to a surface.例文帳に追加

次に、ＭＯＳトランジスタ形成領域に形成されている酸化膜４を除去する（（ｂ）工程）と、酸化を阻害する要因３が表面に露出する。 - 特許庁

To provide a semiconductor device, wherein a gate insulation film is protected from deteriorations or damages due to electric charges of an MOS transistor in a plasma process.例文帳に追加

プラズマプロセス中のＭＯＳトランジスタの帯電によるゲート絶縁膜の劣化又は損傷から保護するようにした半導体装置を提供する。 - 特許庁

After a wafer is subjected to a sintering processing, it is cooled down and taken out from the thermal treatment device, by which the wafer is capable of recovering from its damage on a MOS interface level in a preceding process.例文帳に追加

シンター処理後、いったん冷却してから取り出すことにより、ＭＯＳ界面準位などの前工程のダメージを短時間で回復させうる。 - 特許庁

To provide a technology for reconciling damage suppression and minuteness given to a plasma MOS device in a process device utilizing the action of plasma.例文帳に追加

プラズマの作用を利用したプロセス装置において、プラズマのＭＯＳデバイスに与えるダメージ抑制と微細化を両立することが可能となる技術を提供する。 - 特許庁

To realize fine pixels by a low breakdown voltage MOS process in a pixel circuit using an organic EL element and to provide a high definition organic EL display device.例文帳に追加

有機ＥＬ素子を用いた画素回路において低耐圧ＭＯＳプロセスによる微細画素を実現し、高精細な有機ＥＬ表示装置を提供する。 - 特許庁

To provide a semiconductor device capable of improving driving performance of a p-type MOS transistor without increasing a manufacturing process, and to provide its manufacturing method.例文帳に追加

製造工程を増加させることなく、Ｐ型ＭＯＳトランジスタの駆動能力の向上を図れる半導体装置及びその製造方法を提供する。 - 特許庁

To apply tensile stress to a channel region of only a desired MOS transistor to improve carrier mobility, and to suppress complication of a manufacturing process.例文帳に追加

所望のＭＯＳトランジスタのみにチャネル領域に引っ張り応力を印加してキャリア移動度を向上させ、且つ、製造工程の複雑化を抑える。 - 特許庁

To generate a desired pulse width even when a process parameter in production, especially a threshold voltage of a MOS transistor or a power supply voltage in operation, is fluctuating.例文帳に追加

製造時のプロセスパラメータ、特に、ＭＯＳトランジスタのしきい値電圧が変動したり、動作時に電源電圧が変動しても、所望のパルス幅のパルスを発生する。 - 特許庁

To provide a method of manufacturing a semiconductor apparatus capable of manufacturing a MOS transistor having a high breakdown voltage and which is miniaturized easily by a more simplified process.例文帳に追加

高耐圧で微小化容易なＭＯＳトランジスタをより簡略化した工程で作製できる半導体装置の製造方法を提供すること。 - 特許庁

As a result, in the process of switching, this power source keeps the potential difference between the source and the drain of the MOS transistor zero, and suppresses the power loss in the switching element.例文帳に追加

これにより、スイッチングの過程で、ＭＯＳトランジスタのソース−ドレイン間の電位差をゼロに保ち、スイッチング素子における電力損失を抑える。 - 特許庁

To provide a domino circuit capable of accelerating a circuit, reducing a circuit area, forming the domino circuit into a BiCMOS, and simplifying a MOS and a bipolar element mounting process.例文帳に追加

回路の高速化、回路面積の低減化、ドミノ回路のＢｉＣＭＯＳ化、ＭＯＳ、バイポーラ素子搭載プロセスの簡易化を可能としたドミノ回路。 - 特許庁

The sidewall insulating film 18 of the gate electrode 14 is formed before the gate oxidized process of the other MOS transistor after the resist not shown is removed.例文帳に追加

次に図示しないレジストを除去した後、他のＭＯＳトランジスタのゲート酸化工程以前に、ゲート電極１４の側壁絶縁膜１８を形成する。 - 特許庁

To provide a semiconductor device provided with a MOS transistor including a gate electrode of complete silicide not depending on the gate length and also provide a manufacturing process of the semiconductor device.例文帳に追加

ゲート長によらず、全体がシリサイド化されたゲート電極を有するＭＯＳトランジスタを備えた半導体装置およびその製造方法を提供する。 - 特許庁

To improve a carrier moving speed by applying a pulling stress to the channel area only of a desired MOS transistor, and to suppress the complication of a manufacturing process.例文帳に追加

所望のＭＯＳトランジスタのみにチャネル領域に引っ張り応力を印加してキャリア移動度を向上させ、且つ、製造工程の複雑化を抑える。 - 特許庁

The intermediate insulating film is etched back, and a metal layer is deposited on the exposed surface of the semiconductor substrate, so that the vertical MOS transistor can be formed without a contact hole forming process.例文帳に追加

この中間絶縁膜をエッチバックし、露出した半導体基板に金属を堆積することで、コンタクトホール形成工程を介さずに作成できる。 - 特許庁

To realize a power supply changeover circuit with a C-MOS process which practices a reverse current preventive function between power supplies and eliminates an excessive voltage drop.例文帳に追加

電源間の逆流防止機能を果たすと同時に余分な電圧降下を除去した、ＣＭＯＳプロセスによる電源切り替え回路を実現する。 - 特許庁

With a mask for exposing a cell region CN and a peripheral circuit region RN-1 of the same conductive-type MOS element at the same time held in-between, an ion-implantation process up to a line 40 is performed under the condition suitable for one of these regions.例文帳に追加

同一の導電型MOS素子のセル領域ＣＮと周辺回路領域ＲＮ−１を同時に露出させるためのマスクを介在して、これらのうち一つの領域に適合した条件でライン４０までのイオン注入工程を遂行する。 - 特許庁

To provide a semiconductor device having an SOI substrate which is resistant to ESD destruction and whose crack in the dicing process is prevented, and a high-precision analog IC on which a complete depletion-type high-speed MOS transistor and a high-withstand-voltage MOS are consolidated on the SOI substrate.例文帳に追加

ＥＳＤ破壊に強く、またダイシング工程での割れ欠けなどを防止した、ＳＯＩ基板上に、完全空乏型の高速ＭＯＳトランジスタと、高耐圧型ＭＯＳトランジスタとを混載したアナログＩＣが形成された半導体装置の提供。 - 特許庁

In a power source device 1, a control IC 3 manufactured by a bipolar process and a power supply element 4 manufactured by an MOS process are die-bonded on a lead frame 2 so that their chip ends are close to each other.例文帳に追加

電源用デバイス１は、バイポーラプロセスにより製造された制御用ＩＣ３とＭＯＳプロセスにより製造された電力供給用素子４のチップ端同士を密着させてリードフレーム２上にダイボンディングしている。 - 特許庁

The semiconductor inspection apparatus includes a MOS transistor manufactured in the same process as that of a MOS transistor of a semiconductor device, inspects whether the semiconductor device has been manufactured normally or abnormally by sensing the leak current flowing through the MOS transistor, and generates a normal or abnormal signal as a result.例文帳に追加

本発明による半導体検査装置は、半導体装置のＭＯＳトランジスタと同一の工程で製造されたＭＯＳトランジスタを含み、前記ＭＯＳトランジスタに流れる漏洩電流を感知して前記半導体装置が正常、または非正常に製造されたか否かを検査し、結果の結果として、正常または非正常信号を発生する。 - 特許庁

To process image data fast with respect to a signal processing device for an image signal which is constituted in one chip including a MOS solid image pickup device, and an image input device.例文帳に追加

ＭＯＳ型個体撮像デバイスを含むワンチップ化された画像信号の信号処理デバイス及び画像入力デバイスにおいて画像データを高速に処理する。 - 特許庁

Then, when the MOS transistor formation region is subjected to sacrifice oxidation and a sacrificial oxide film 5 is formed (process (c)), the factor 3 for preventing oxidation is taken into the sacrificial oxide film 5.例文帳に追加

次に、ＭＯＳトランジスタ形成領域を犠牲酸化して犠牲酸化膜５を形成する（（ｃ）工程）と、酸化を阻害する要因３が犠牲酸化膜５中に取り込まれる。 - 特許庁

To provide a semiconductor device capable of reducing the number of additional steps in a manufacturing process and having a MOS transistor in an active region and a capacitor on a filed oxide film.例文帳に追加

製造プロセスにおいて付加工程を低減することができ、活性領域にＭＯＳトランジスタ、フィールド酸化膜上にキャパシタを有する半導体装置を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device, in which each gate electrode height of first and second pillar MOS transistors is formed to be the same in the same process.例文帳に追加

同一の工程で第一及び第二の柱状型ＭＯＳトランジスタのそれぞれのゲート電極の高さを同一に形成する半導体装置の製造方法を提供する。 - 特許庁

To provide a highly reliable MOS transistor that restrains the warpage of a gate electrode that generates in a heat treatment process when a metal film is reacted to silicate, and its manufacturing method.例文帳に追加

金属膜をシリサイド化する時の熱処理工程において発生するゲート電極の反りを抑え、高信頼性のＭＯＳ型トランジスタ及びその製造方法を提供する。 - 特許庁

To form a silicide layer without giving any damage to a semiconductor substrate in a process for forming a silicide region and a non-silicide region of an MOS (metal oxide semiconductor) transistor employing silicide technique.例文帳に追加

サリサイド技術を用いてＭＯＳトランジスタのシリサイド領域及び非シリサイド領域を形成する工程において、シリサイド層を半導体基板へのダメージなく形成する。 - 特許庁

To provide IC for receiver, which can be made into single IC by means of a MOS transistor technique (process) and the like and which can obtained the required electric characteristic of an S/N and the like.例文帳に追加

ＭＯＳトランジスタ技法（プロセス）等で単一ＩＣ化可能であり、必要とするＳ／Ｎ比等の電気的特性も得られる受信機用ＩＣを提供すること。 - 特許庁

To obtain a MOS-type semiconductor device and its manufacture, in which a BPSG film is applied to an interlayer dielectric, and a faulty transmission of a lamp-annealing process chamber is restricted.例文帳に追加

層間絶縁膜にＢＰＳＧ膜を適用してもランプアニール処理チャンバーの失透が抑制されるＭＯＳ型半導体装置及びその製造方法を提供する。 - 特許庁

To prevent parasitic transistor operation, and simplify and refining a process, in a semiconductor device in which a high breakdown voltage MOS transistor and a low breakdown voltage one are present mixedly.例文帳に追加

高耐圧ＭＯＳトランジスタと低耐圧ＭＯ Ｓトランジスタとが混在する半導体装置において、寄生トランジスタ動作を起こさなく、工程を簡単にして、且つ微細化する。 - 特許庁

To enable a semiconductor device, such as a MOS-FET (metal-oxide semiconductor-field effect transistor) having a small capacitance between a gate and a drain to be manufactured, through a simple process.例文帳に追加

単純な工程によりゲート−ドレイン間容量が小さいＭＯＳ−ＦＥＴ等の半導体装置を製造できる半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device having a vertical double diffusion MOS transistor in a trench gate structure, and to provide a manufacturing method of the semiconductor device capable of simplifying a manufacturing process.例文帳に追加

製造工程を簡素化することができる、トレンチゲート構造の縦型二重拡散ＭＯＳトランジスタを有する半導体装置およびその製造方法を提供すること。 - 特許庁