「Memory cell」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

When a copy line A911 is activated, a copy circuit A3100 copies the value stored in the memory cell B2000 to the memory cell A1000.例文帳に追加

コピー線Ａ９１１をアクティブにすると、コピー回路Ａ３１００はメモリセルＢ２０００に保持された値をメモリセルＡ１０００にコピーする。 - 特許庁

The semiconductor device further includes a plurality of memory cell array 4a-4e provided with I/O 6a-6e to input/output signals, and a redundant memory cell array 5.例文帳に追加

また、信号を入出力するＩ／Ｏ６ａ〜６ｅを有する複数のメモリセルアレイ４ａ〜４ｅと、冗長メモリセルアレイ５を備える。 - 特許庁

To reduce a chip area in a twin-cell semiconductor memory device.例文帳に追加

ツインセル方式の半導体記憶装置のチップ面積を縮小する。 - 特許庁

In a short L and wide W (1G + 2G) memory cell, "H:L" is obtained.例文帳に追加

短Ｌ広Ｗ（１Ｇ＋２Ｇ）のメモリセルでは、「Ｈ：Ｌ」が得られる。 - 特許庁

A sense amplifier circuit 4 amplifies the potential of a bit line in each memory cell.例文帳に追加

センスアンプ回路４は、各メモリセルのビット線の電位を増幅する。 - 特許庁

Word lines WL1-4 corresponding to each memory cell are provided.例文帳に追加

各メモリセルに対応するワード線ＷＬ１〜４が設けられている。 - 特許庁

To facilitate an electric connection between a memory cell array and a peripheral circuit.例文帳に追加

メモリセルアレイと周辺回路との電気的接続を容易にする。 - 特許庁

Thereafter, the precharge is finished, and a memory cell array 1 is read.例文帳に追加

その後プリチャージは終了し、メモリセルアレイ１の読み出しを行う。 - 特許庁

Memory cell power source wirings LMG11-LMG24 for supplying a ground potential are provided corresponding to each column of a normal memory cell array.例文帳に追加

正規メモリセルアレイの各列に対応して、接地電位を供給するためのメモリセル電源配線ＬＭＧ１１〜ＬＭＧ２４が設けられる。 - 特許庁

A memory cell of a cache buffer is logically divided into many pages.例文帳に追加

キャッシュ・バッファのメモリセルが論理的に多数のページに分割される。 - 特許庁

The sense amplifier is connected to the memory cell array through a bit line, and senses and amplifies data of a selected memory cell connected to the selected word line.例文帳に追加

センスアンプはビットラインを介してメモリセルアレイと接続され、選択されたワードラインに接続されたメモリセルのデータを感知増幅する。 - 特許庁

The leak current of a MOS transistor in a memory cell is reduced by controlling the potential of a source line ssl of a driving MOS transistor within a SRAM memory cell MC.例文帳に追加

SRAMメモリセルMC内の駆動MOSトランジスタのソース線sslの電位を制御することでメモリセル内のMOSトランジスタのリーク電流を低減する。 - 特許庁

A magnetic collection spacer is formed on a side wall of a magnetoresistance memory cell.例文帳に追加

磁気抵抗記憶セルの側壁に磁気集束スペーサを形成する。 - 特許庁

To provide a memory cell structure including a planar semiconductor substrate.例文帳に追加

プレーナの半導体基板を含むメモリ・セル構造を提供すること。 - 特許庁

To perform an efficient screening about a defective cell of a flash memory.例文帳に追加

フラッシュメモリの不良セルについて効率的なスクリーニングを行なう。 - 特許庁

METHOD AND CIRCUIT FOR TESTING MEMORY CELL IN MULTIVALUE STORAGE DEVICE例文帳に追加

多値記憶装置内のメモリセルをテストするための方法および回路 - 特許庁

To provide a semiconductor integrated circuit device, provided with a built-in test circuit, with which a defective memory cell can be replaced by a redundant memory cell.例文帳に追加

不良メモリセルを冗長メモリセルで置換することが可能なビルトインテスト回路を備えた半導体集積回路装置を提供する。 - 特許庁

To provide a phase change memory cell structure having a small size and an element.例文帳に追加

小さなサイズの相変化メモリセル構造及び素子を提供する。 - 特許庁

To provide a method and a system for multilevel operation of nitride memory cell.例文帳に追加

窒化メモリセルのマルチレベル操作の方法およびシステムを提供する。 - 特許庁

The memory cell MC1 to memory cell MCm, a bit line insertion capacitance Cb1 and a bit line parasitic capacitance Ck1 are connected to the bit line BL.例文帳に追加

ビット線ＢＬには、メモリセルＭＣ１、・・・、メモリセルＭＣｍ、ビット線挿入キャパシタＣｂ１、及びビット線寄生容量Ｃｋ１が接続される。 - 特許庁

A BIST circuit 100 detects the defective memory cell by conducting an operation test of a memory cell array 30 when the power source is turned on.例文帳に追加

ＢＩＳＴ回路１００は、電源起動時においててメモリセルアレイ３０に対して動作テストを実行し欠陥メモリセルを検出する。 - 特許庁

To accurately evaluate the characteristics of a cell in a flash memory array.例文帳に追加

フラッシュメモリアレイ中におけるセルの特性を正確に評価する。 - 特許庁

METHOD OF MANUFACTURING SPLIT-GATE FLASH MEMORY CELL USING SPACER OXIDATION PROCESS例文帳に追加

スペーサー酸化工程を利用する分離ゲートフラッシュメモリセル製造方法 - 特許庁

Then, a floating gate electrode 7a or the like of a transistor T2 of a flash memory cell is formed on a surface of a memory cell region RM.例文帳に追加

次に、メモリセル領域ＲＭの表面上にフラッシュのメモリセルのトランジスタＴ２のフローティングゲート電極７ａ等を形成する。 - 特許庁

A plurality of memory cell arrays are provided with a memory cell constituted of a variable capacitor and a bit wire while the arrays are operated with mutually different timings.例文帳に追加

複数のメモリセルアレイは、可変容量キャパシタで構成されたメモリセルとビット線とを有しており、互いに異なるタイミングで動作する。 - 特許庁

As these address regions are fixedly decided, the binary mode memory cell and the multi-valued-mode memory cell can be optimized individually.例文帳に追加

これらのアドレス領域が固定的に定められるため、２値モードメモリセルおよび多値モードメモリセルを、それぞれ個々に最適化することができる。 - 特許庁

To make it easy to precisely inspect and analyze a defect made in a memory cell by reducing parasitic resistance from an external terminal to the memory cell.例文帳に追加

外部端子からメモリセルまでの寄生抵抗を低減し、メモリセルに生じた欠陥を高精度に検査、解析することを容易化する。 - 特許庁

Data read from a memory cell array 21 is held in a page register 22.例文帳に追加

メモリセルアレイ２１から読み出したデータは、ページレジスタ２２に保持される。 - 特許庁

In reading out information from a memory cell, only one memory cell in one local block is activated by a word line for reading out.例文帳に追加

メモリセルからの情報の読み出し時に、読み出し用ワード線により、一つのローカルブロック内の一つのメモリセルのみの活性化を行う。 - 特許庁

The BIST circuit 100 generates the redundant code of a faulty memory cell corresponding to the defective memory cell based on the result of the operation test.例文帳に追加

ＢＩＳＴ回路１００は、動作テスト結果に基づいて、欠陥メモリセルに対応する不良メモリセルを冗長コードを生成する。 - 特許庁

A data storage device (8) comprises the resistive intersection array (10) of a memory cell (12).例文帳に追加

データ記憶デバイス(8)は、メモリセル(12)の抵抗性交点アレイ(10)を含む。 - 特許庁

PHASE CHANGE MEMORY ELEMENT ADOPTING CELL DIODE, AND ITS MANUFACTURING METHOD例文帳に追加

セルダイオードを採用する相変移記憶素子及びその製造方法 - 特許庁

NON-VOLATILE MEMORY DEVICE HAVING CELL DIODE AND METHOD OF FABRICATING THE SAME例文帳に追加

セルダイオードを備えた不揮発性メモリ素子及びその製造方法 - 特許庁

An erasure circuit erases data of the memory cell array in a block unit.例文帳に追加

消去回路は、メモリセルアレイのデータをブロック単位に消去する。 - 特許庁

To improve noise resistance in writing data to a memory cell and reading the data from the memory cell in a storage device.例文帳に追加

記憶装置において、メモリセルへのデータの書き込みとメモリセルからのデータの読み出しを行う際に、ノイズ耐性を向上できるようにする。 - 特許庁

A sense amplifier 12B is arranged at the other end of the memory cell array 11.例文帳に追加

メモリセルアレイ１１の他端には、センスアンプ１２Ｂが配置されている。 - 特許庁

The relationships a<ar1, b=br1, and c<cr1 exist between the main body memory cell part 2 and the redundancy memory cell part 1.例文帳に追加

そして、本体メモリセル部２とリダンダンシメモリセル部１との間には、ａ＜ａｒ１、ｂ＝ｂｒ１及びｃ＜ｃｒ１で表される関係がある。 - 特許庁

NON-VOLATILE MEMORY CELL HAVING FLOATING GATE AND ITS FORMING METHOD例文帳に追加

フローティングゲートを有する不揮発性記憶セル及びその形成方法 - 特許庁

To reduce area of a semiconductor memory device having a cell plate line.例文帳に追加

セルプレート線を有する半導体メモリ装置の面積を小さくする。 - 特許庁

An interlayer film 15 is formed in such a manner that it covers the memory cell capacitor C on the first hydrogen barrier film 8 and the memory cell capacitor C.例文帳に追加

第１の水素バリア膜８およびメモリセルキャパシタＣの上には、メモリセルキャパシタＣを覆うように層間膜１５が形成されている。 - 特許庁

More concretely, a ring oscillator is formed on the memory cell array, including the test cells arranged at least at the four corners of the memory cell array.例文帳に追加

具体的には、メモリセルアレイ上で、少なくともメモリセルアレイの４隅に配置されたテスト用のセルを含むリングオシレータを形成する。 - 特許庁

Thus, reading and writing of the two-bit memory cell becomes possible.例文帳に追加

これにより、２ビット容量のメモリセルＭＣの読み書きが可能になる。 - 特許庁

The memory cell 11 includes a resistance change element 13, and a reference memory cell 22 provided in the reading circuit 20 includes a resistance change element 23.例文帳に追加

メモリセル１１は抵抗変化素子１３を含み、読み出し回路２０に備えられた参照メモリセル２２は抵抗変化素子２３を含む。 - 特許庁

LEVEL SHIFTER FOR BOOSTING WORDLINE VOLTAGE AND MEMORY CELL PERFORMANCE例文帳に追加

ワードライン電圧及びメモリ・セル性能を増強するためのレベル・シフタ - 特許庁

To prevent the occurrence of a current spike flowing across the storage element of a memory cell having an OTS selector during the selection of the memory cell.例文帳に追加

メモリセルを選択する際に、ＯＴＳセレクタを有するメモリセルの記憶素子を流れる電流スパイクが発生するのを回避させる。 - 特許庁