「Memory cell」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

To provide a cell layout of a semiconductor memory device supporting two data ports.例文帳に追加

２つのポートを有する半導体メモリ装置のセルレイアウトを提供する。 - 特許庁

METHOD FOR MANUFACTURING TRANSISTOR AND MEMORY CELL WITH ULTRA-SHORT GATE FEATURE例文帳に追加

非常に短いゲート形状を有するトランジスタとメモリセルの製造方法 - 特許庁

In the memory cell of IC3, a minimum value is memorized as an initial value.例文帳に追加

ＩＣ３のメモリセルには初期値として最小値が記憶されている。 - 特許庁

A memory cell with a charge trapping structure has multiple bias mechanisms.例文帳に追加

電荷トラップ構造を有するメモリセルは複数のバイアス機構を有する。 - 特許庁

To improve an yield by simplifying the data pattern of a memory cell and to reduce a chip size by reducing a memory cell area in a semiconductor device.例文帳に追加

半導体装置において、メモリセルのデータパターンの簡易化による歩留まり向上、メモリセル領域の縮小によるチップサイズ縮小を図る。 - 特許庁

Preferably, the memory cell is a dual port memory cell, a write operation is parallelly executed and a read operation is serially executed.例文帳に追加

好適には、メモリセルはデュアルポートメモリセルで、書き込み動作を並列式に実施し、一方読み取り動作を直列式に実施することが可能である。 - 特許庁

METHOD OF ERASING NONVOLATILE MEMORY CELL USING SOURCE AND CHANNEL REGIONS例文帳に追加

ソース及びチャネル領域を用いた不揮発性メモリセルの消去方法 - 特許庁

To disclose a read-only memory cell for storing a multiple bit value.例文帳に追加

複数ビット値を格納するための読み出し専用メモリセルを開示する。 - 特許庁

The field-effect transistor and the resistance varying material 4 configure a memory cell.例文帳に追加

電界効果トランジスタ及び抵抗変化材４はメモリセルを構成する。 - 特許庁

Thus, a one or a zero as information is written on the memory cell 100.例文帳に追加

これにより、メモリセル１００に情報“１”または“０”が書き込まれる。 - 特許庁

Whether to enable the word line connected to the defective memory cell is decided, and a sense amplifier connected to the defective memory cell is disabled.例文帳に追加

前記不良メモリセルに連結されたワードラインをイネーブルさせるか否かを決定し、前記不良メモリセルに連結されたセンスアンプをディスエーブルさせる。 - 特許庁

A sealing ring 7 is formed outside the memory cell formation region 2.例文帳に追加

メモリセル形成領域２の外側には、シールリング７が形成されている。 - 特許庁

Further, a semiconductor integrated circuit provided with a memory cell on-state measuring circuit measuring a value of an on-state of a memory cell.例文帳に追加

さらに本発明はメモリセルのオン電流の値を測定するメモリセルオン電流測定回路を備える半導体集積回路を提供する。 - 特許庁

I-bit (i<=k) data are stores in the first memory cell, and h-bit (h<i) data generated from the i-bit data are stored in the second memory cell.例文帳に追加

第１メモリセルにｉビット（ｉ＜＝ｋ）のデータを記憶し、第２メモリセルにｉビットのデータより生成されるｈビット（ｈ＜ｉ）のデータを記憶する。 - 特許庁

Stored data is read from a selection memory cell based on comparison of a data read result performed respectively before and after the prescribed magnetic field is applied to the selection memory cell making memory cell groups coupled to the same strap as an object.例文帳に追加

同一ストラップに結合されたメモリセル群を対象とする、選択メモリセルへ所定磁界が印加される前後のそれぞれに実行されるデータ読出結果の比較に基づいて、選択メモリセルから記憶データが読出される。 - 特許庁

NOR FLASH MEMORY DEVICE WITH TWIN BIT CELL STRUCTURE AND MANUFACTURING METHOD THEREFOR例文帳に追加

ツインビットセル構造のＮＯＲ型フラッシュメモリ素子及びその製造方法 - 特許庁

INTEGRATED CIRCUIT WITH MEMORY CELL ARRAY AND METHOD FOR FORMING SAME例文帳に追加

メモリセルアレイを備えた集積回路および集積回路の形成方法 - 特許庁

LOW VOLTAGE FLASH EEPROM MEMORY CELL WITH IMPROVED DATA RETENTION例文帳に追加

改善されたデータ保持を有する低電圧フラッシュＥＥＰＲＯＭメモリセル - 特許庁

To surely write data without destroying data held in other memory cell, in write-in operation for a memory cell.例文帳に追加

メモリセルに対する書き込み動作にて、他のメモリセルに保持されているデータを破壊することなく、データを確実に書き込むことができるようにする。 - 特許庁

Further, the data read-out circuits (5-8) identify the second data stored in the second memory cell (C_i2) from the first electrical state of the first memory cell (C_i1) and the second electrical state of the second memory cell (C_i2).例文帳に追加

更に、データ読み出し回路（５〜８）は、第１メモリセル（Ｃ_ｉ１）が有する第１電気的状態と第２メモリセル（Ｃ__ｉ２）が有する第２電気的状態とから第２メモリセル（Ｃ_ｉ２）に記憶されている第２データを同定する。 - 特許庁

Since address information is not used for selecting a redundant memory cell, a time required for selecting a redundant memory cell after selection of a word line can be shortened, delay of access time can be prevented in relieving a memory cell.例文帳に追加

冗長メモリセルの選択にアドレス情報を使用しないため、ワード線が選択された後、冗長メモリセルが選択されるまでの時間を短縮でき、メモリセルの救済時にアクセス時間が遅くなることを防止できる。 - 特許庁

To specify a memory cell position without lowering level of integration.例文帳に追加

集積度を低下させることなく、メモリセル位置の特定を可能にする。 - 特許庁

NONVOLATILE SEMICONDUCTOR MEMORY, AND DETECTING METHOD FOR ITS OVER-ERASE CELL例文帳に追加

不揮発性半導体メモリ装置およびそのオーバーイレースセル検出方法 - 特許庁

Furthermore, a memory cell MC is connected to a read word line RWL and a write bit line WBL which are common to an adjacent memory cell MC.例文帳に追加

さらに、メモリセルＭＣを、隣接するメモリセルＭＣと同一の読出しワード線ＲＷＬ、及び書込みビット線ＷＢＬに接続する。 - 特許庁

To prevent the data destruction due to the fluctuation of the threshold voltage of a memory cell.例文帳に追加

メモリセルの閾値電圧の変動によるデータ破壊を未然に防止する。 - 特許庁

A first bit line BL is connected electrically to the other end of the memory cell.例文帳に追加

第１ビット線ＢＬはメモリセルの他端と電気的に接続されたる。 - 特許庁

To improve packaging density without losing electric separation of a memory cell.例文帳に追加

メモリセルの電気的な分離性を損なうことなく実装密度を高める。 - 特許庁

A row decoder 700 generates a word line drive signal WLEN by the burn-in enable-signal BEN and an address signal ADD, and drives a memory cell within a memory cell array 800.例文帳に追加

ローディコーダ700は、バーンインイネーブル信号BENとアドレス信号ADDによりワードライン駆動信号WLENを発生してメモリアレイ800内のメモリセルを駆動する。 - 特許庁

At the time of read operation of a real memory cell, variation speed of the dummy bit line XDBL by the dummy memory cell DMC1 to the first logic level is delayed by the second logic level held in the second dummy memory cell DMC2.例文帳に追加

リアルメモリセルの読み出し動作時に、第１ダミーメモリセルＤＭＣ１によるダミービット線ＸＤＢＬの第１論理レベルへの変化速度は、第２ダミーメモリセルＤＭＣ２に保持された第２論理レベルにより遅くなる。 - 特許庁

METHOD AND DEVICE FOR OPERATING SINGLE LINE CHARGE-TRAPPING MEMORY CELL例文帳に追加

一列の電荷トラッピングメモリセルを作動させるための方法および装置 - 特許庁

A page buffer holds read data read from a memory cell block selected out of a plurality of memory cell blocks, and outputs held data successively.例文帳に追加

ページバッファは、複数のメモリセルブロックのうち選択されたメモリセルブロックから読み出される読み出しデータを保持し、保持したデータを順次出力する。 - 特許庁

To provide a system for utilizing dynamic reference by a two-bit cell memory.例文帳に追加

２ビットセルメモリにてダイナミックリファレンスを利用するシステムを提供すること。 - 特許庁

To expand a setting range of a threshold voltage of a memory cell by substantially increasing the threshold voltage of the memory cell after program when data is read.例文帳に追加

読み出し時にプログラム後のメモリセルの閾値電圧を実質的に増加させることにより、メモリセルの閾値電圧の設定範囲を拡大する - 特許庁

A write-back circuit writes the third data back to the first memory cell.例文帳に追加

書き戻し回路は、第３データを第１のメモリセルに対し書き戻す。 - 特許庁

NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND METHOD OF ERASING NONVOLATILE MEMORY CELL例文帳に追加

不揮発性半導体記憶装置及び不揮発性メモリセル消去方法 - 特許庁

To provide a ferroelectric memory device of a 1T1C type using no reference cell.例文帳に追加

参照セルを用いない１Ｔ１Ｃタイプの強誘電体メモリ装置。 - 特許庁

For the whole sector 122, erasing is done and the saved data in other than the erasing target memory cell are returned to the memory cell 101.例文帳に追加

そして、該当セクタ１２２全体について、イレーズを実施し、待避したデータのうち、イレーズ対象メモリセル以外のデータをメモリセル１０１に戻す。 - 特許庁

On the other hand, a syndrome signal is generated from the data read out from the memory cell array 1 and the test data read out from the test data memory cell array 2.例文帳に追加

一方、メモリセルアレイ１から読み出したデータと検査データメモリセルアレイ２から読み出した検査データとからシンドローム信号を生成する。 - 特許庁

To provide a semiconductor memory of a twin cell system, in which proper retention characteristics are kept and plane occupancy area of a memory cell part can be reduced.例文帳に追加

良好なRetention特性を維持しつつ、メモリセル部分の平面占有面積を小さくできるツインセル方式の半導体記憶装置を提供する。 - 特許庁

Thereby, a control line and a driving circuit required for controlling the program memory cell block 30 can be shared with the regular memory cell block 21.例文帳に追加

これにより、プログラムメモリセルブロック３０を制御するために必要な制御線や駆動回路を正規メモリセルブロック２１と共有することができる。 - 特許庁

In the first programming step, a first bit of the 2-bit data is programmed in the memory cell by applying a first programming voltage to the memory cell.例文帳に追加

第１プログラミングステップは、メモリセルに第１プログラミング電圧を印加することによって、メモリセルにデータの２ビットのうち第１ビットをプログラミングする。 - 特許庁

METHOD FOR ERASING NON-VOLATILE MEMORY CELL OF FIELD- PROGRAMMABLE GATE ARRAY例文帳に追加

フイールドプログラム可能ゲートアレイの不揮発性メモリセルを消去する方法 - 特許庁

In the second programming step, a second bit of the 2-bit data is programmed in the memory cell by applying a second programming voltage to the memory cell.例文帳に追加

第２プログラミングステップは、メモリセルに第２プログラミング電圧を印加することによって、メモリセルにデータの２ビットのうち第２ビットをプログラミングする。 - 特許庁

The bias section 12 is connected to a memory cell 6 to be read out, and gives bias to a drain terminal of the memory cell 6 at an operation potential previously set.例文帳に追加

バイアス部１２は、読み取り対象のメモリセル６に接続され、予め設定された動作電位でメモリセル６のドレイン端子をバイアスする。 - 特許庁

SYSTEM AND METHOD FOR WRITING DATA TO MAGNETORESISTIVE RANDOM ACCESS MEMORY CELL例文帳に追加

磁気抵抗ランダムアクセスメモリセルにデータを書き込むためのシステム及び方法 - 特許庁