「Memory cell」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

A semiconductor memory device includes memory cell transistors MC0 to MC15, and select transistors ST1 and ST2, wherein dummy cell transistors DC0 and DC1 which are not used as memory elements are provided between the select transistors and memory cell transistors.例文帳に追加

メモリセルトランジスタＭＣ０〜ＭＣ１５、選択トランジスタＳＴ１，ＳＴ２を備える半導体記憶装置であって、前記選択トランジスタと前記メモリセルトランジスタの間には、記憶素子として用いられないダミーセルトランジスタＤＣ０，ＤＣ１が設けられる。 - 特許庁

A memory cell transistor of the NOR flash memory shares a source diffusion layer 28b with another memory cell transistor adjacent in one of column directions and shares a drain diffusion layer 28a with further another memory cell transistor adjacent in the other column directions.例文帳に追加

ＮＯＲ型フラッシュメモリのメモリセルトランジスタは、列方向の一方で隣接する他のメモリセルトランジスタとソース拡散層２８ｂを共有するとともに、列方向の他方で隣接するさらに他のメモリセルトランジスタとドレイン拡散層２８ａを共有する。 - 特許庁

This flash memory is provided with memory cell arrays MA, MB including a non-volatile memory cell, multi-level flag sections 15A, 15B, and a CPU 16 for control controlling write-in, read-out, and erasion of data for a memory cell array and a multi-level flag section.例文帳に追加

本発明の実施の形態によるフラッシュメモリは、不揮発性メモリセルを含むメモリセルアレイＭＡ、ＭＢと、多値フラグ部１５Ａ、１５Ｂと、メモリセルアレイおよび多値フラグ部に対するデータの書込み、読出し、消去を制御する制御用ＣＰＵ１６とを備える。 - 特許庁

The semiconductor memory apparatus is provided with a main cell array 21 constituted of a plurality of memory cell arrays 21-1 to 21-4, an RD cell array 22 shared by these memory cell arrays, a compensating capacitor Cbadd, and switching circuits 24-1 to 24-4.例文帳に追加

半導体記憶装置は、複数のメモリセルアレイ２１−１〜２１−４で構成されたメインセルアレイ２１、これらのメモリセルアレイで共用されるＲＤセルアレイ２２、補正容量Ｃｂａｄｄ及び切替回路２４−１〜２４−４を備えている。 - 特許庁

To repair a defective memory cell in a randomly accessible non-volatile memory, and to reduce the access time.例文帳に追加

ランダムアクセス可能な不揮発性メモリにおける不良メモリセルを救済し、かつアクセス時間を低減する。 - 特許庁

The gate wirings (PGo, PGe) of the selection transistors of the memory cells are arranged corresponding to each memory cell line.例文帳に追加

メモリセルの選択トランジスタのゲート配線（ＰＧｏ，ＰＧｅ）は、各メモリセル行に対応して配置される。 - 特許庁

To provide a non-volatile semiconductor memory device capable of increasing a cell current: and to provide a method for manufacturing the non-volatile semiconductor memory device.例文帳に追加

セル電流を増大させる不揮発性半導体記憶装置、その製造方法を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device which is excellent in characteristics of a memory cell.例文帳に追加

メモリセルの特性が良好な不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁

A flash memory device is provided with a plurality of memory cell blocks, an X decoder, and a plurality of block selecting part.例文帳に追加

フラッシュメモリ装置は、複数のメモリセルブロック、Ｘデコーダ及び複数のブロック選択部を備えてなる。 - 特許庁

To solve a problem that drain-disturb may occur in a memory cell on the same bit line at the time of writing to a flash memory.例文帳に追加

フラッシュメモリの書き込み時、同一ビット線上のメモリセルに対して、ドレインディスターブが発生する。 - 特許庁

The phase memory cell consists of a phase change memory elements 21-23 connected in series and a diode.例文帳に追加

相変化メモリセルは、直列に接続された相変化メモリ素子２１〜２３とダイオードとから構成される。 - 特許庁

To provide a high integration nonvolatile semiconductor memory in which one memory cell has two trap sites.例文帳に追加

１メモリセルが２トラップサイトを有しながらも、高集積な不揮発性半導体記憶装置を提供すること。 - 特許庁

NON-VOLATILE MEMORY ELEMENTS INCLUDING STACKED NAND-TYPE RESISTIVE MEMORY CELL STRINGS, AND METHODS OF MANUFACTURING THE SAME例文帳に追加

積層されたＮＡＮＤ型抵抗性メモリセルストリングを含む不揮発性メモリ素子及びその製造方法 - 特許庁

In the ferroelectric memory 10, a set data on the write time of data into a memory cell is stored in advance.例文帳に追加

強誘電体メモリ１０には、メモリセルへのデータの書込み時間の設定データが予め記憶される。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE WHICH PRESERVES REPAIR INFORMATION WHILE AVOIDING MEMORY CELL OF DEFECTIVE BIT, AND DRIVING METHOD THEREOF例文帳に追加

欠陥ビットのメモリセルを避けてリペアー情報を保存する半導体メモリ装置及びその駆動方法 - 特許庁

Memory cell sections 111 having the ferroelectric memory cells of one row and a plurality of columns are arrayed as a matrix.例文帳に追加

１行複数列の強誘電体メモリセルを有するメモリセル部１１１が、行列配列される。 - 特許庁

A memory layer selection part 26 selects one of the two memory cell arrays of different types.例文帳に追加

メモリ層選択部２６は、互いに異なる種類の２つのメモリセルアレイのいずれか一方を選択する。 - 特許庁

To provide a semiconductor memory which can test easily whether each memory cell is normal or not.例文帳に追加

各メモリセルが正常か否かを容易にテストすることが可能な半導体記憶装置を提供する。 - 特許庁

Dummy cells (DML) having a low threshold value voltage are lined up into memory cells and arranged in a memory cell array (MAi).例文帳に追加

しきい値電圧の低いダミーセル（ＤＭＬ）をメモリセルアレイ（ＭＡｉ）内にメモリセルに整列して配置する。 - 特許庁

To provide a memory cell programming method for simultaneously programming many memory block groups, and to provide a semiconductor device.例文帳に追加

多数のメモリブロックグループを同時にプログラミングするメモリセルプログラミング方法及び半導体装置を提供する。 - 特許庁

The memory cell array 1 has memory cells connected to the word lines and bit lines and arranged in matrix.例文帳に追加

メモリセルアレイ１は、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁

To provide a memory which can suppress a disturb phenomenon which deletes data on an unselected memory cell.例文帳に追加

非選択メモリセルのデータが消失するディスターブ現象を抑制することが可能なメモリを提供する。 - 特許庁

To improve read-out speed between different memory cell arrays in a memory system of an overlaid system.例文帳に追加

オーバーレイド方式のメモリシステムにおいて、異なるメモリセルアレイ間での読み出し速度の改善を目的とする。 - 特許庁

To read data reliably by reducing the influence of an adjacent memory cell when reading data from a nonvolatile memory.例文帳に追加

不揮発性メモリの読み出し時に、隣接メモリセルからの影響を低減し、確実な読み出しを行う。 - 特許庁

A transistor with an extremely small leak current is used as a cell transistor of a memory element in a memory unit.例文帳に追加

メモリ装置内のメモリ素子のセルトランジスタとして、リーク電流の極めて小さいトランジスタを用いる。 - 特許庁

In memory cell 60, an off-leak current for pre-charge operation is switched at the time of standby or at the time of memory operation.例文帳に追加

メモリセル６０は、プリチャージ動作のためのオフリーク電流がスタンバイ時とメモリ動作時とで切り換わる。 - 特許庁

NAND NONVOLATILE FERROELECTRIC MEMORY CELL AND NONVOLATILE FERROELECTRIC MEMORY DEVICE USING IT例文帳に追加

ＮＡＮＤ型不揮発性強誘電体メモリセル及びそれを用いた不揮発性強誘電体メモリ装置 - 特許庁

To provide a semiconductor memory device, including a three-dimensional memory cell array capable of securing high integration and process margins.例文帳に追加

高密度、且つ工程マージンの確保された３次元メモリセルアレイを含む半導体メモリ素子を提供する。 - 特許庁

In the memory cell array, a plurality of memory cells connected to word lines and bit lines are arranged in matrix.例文帳に追加

メモリセルアレイは、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁

To provide a semiconductor memory device that makes a sufficient current flow to a resistance change memory cell.例文帳に追加

抵抗変化メモリセルに充分な電流を流すことができる半導体記憶装置を提供する。 - 特許庁

The replica resistance Rrep is a replica element imitating the memory cell resistance Rcell as a memory element.例文帳に追加

レプリカ抵抗Ｒｒｅｐは、記憶素子としてのメモリセル抵抗Ｒｃｅｌｌを模したレプリカ素子である。 - 特許庁

Each memory cell comprises a first transistor T1, a second transistor T2 and a resistive memory element 10.例文帳に追加

各メモリセルは、第１のトランジスタＴ１、第２のトランジスタＴ２および抵抗性記憶素子１０から成る。 - 特許庁

Each memory cell includes two memory elements connected to the coincidence line, and a selection line connected there.例文帳に追加

各メモリ・セルは、一致ラインに結合された二つのメモリ素子と、そこに結合された選択ラインとを含む。 - 特許庁

To provide a nonvolatile semiconductor memory device capable of surely reading data from a selected memory cell.例文帳に追加

選択メモリセルから確実にデータを読み出すことのできる不揮発性半導体記憶装置を提供する。 - 特許庁

A proper memory cell is accessed according to the AI2 by an address decoder 31 for writing in the memory core 1.例文帳に追加

メモリコア１内の書込み用アドレスデコーダ３１により、ＡＩ２に従って適切なメモリセルがアクセスされる。 - 特許庁

Setting data of a writing time of data for a memory cell is stored previously in a ferroelectric memory 10.例文帳に追加

強誘電体メモリ１０には、メモリセルへのデータの書込み時間の設定データが予め記憶される。 - 特許庁

To provide a nonvolatile semiconductor memory in which occupancy area of a memory cell array can be reduced.例文帳に追加

メモリセルアレイの占有面積を小さくすることが可能な不揮発性半導体記憶装置を提供する。 - 特許庁

On a same semiconductor substrate 1, a memory cell MC of a nonvolatile memory and a capacitative element are formed.例文帳に追加

同一の半導体基板１上に、不揮発性メモリのメモリセルＭＣと容量素子とが形成されている。 - 特許庁

To eliminate transmission delay by reading out data from a memory cell and writing it again without passing through a cache memory.例文帳に追加

キャッシュメモリを通さずにデータをメモリセルから読み出し、また書き込むことで、伝送遅延を解消する。 - 特許庁

MAGNETIC RANDOM ACCESS MEMORY CELL WITH DUAL JUNCTION FOR TERNARY CONTENT ADDRESSABLE MEMORY AND READING AND WRITING METHOD FOR THE SAME例文帳に追加

三値連想メモリ用デュアル接合式磁気ランダムアクセスメモリセルとそのメモリセルの書込み及び読出し方法 - 特許庁

To improve readout speed among different memory cell arrays in a memory system of an overlaid system.例文帳に追加

オーバーレイド方式のメモリシステムにおいて、異なるメモリセルアレイ間での読み出し速度の改善を目的とする。 - 特許庁

A semiconductor memory device includes multi-level type memory cell transistors ML0, ML1, MR0, MR1 for storing the information of a plurality of bits.例文帳に追加

半導体記憶装置は、複数ビットの情報を記憶する多値式メモリセルトランジスタＭＬ０，ＭＬ１，ＭＲ０，ＭＲ１を有する。 - 特許庁

This memory device comprises a memory cell array block, first and second sense amplifiers, and first and second switches.例文帳に追加

本発明のメモリ装置はメモリセルアレイブロック、第１及び第２センスアンプ、そして第１及び第２スイッチを含む。 - 特許庁

The nonvolatile semiconductor memory device is provided with a memory cell array 2, selection parts 3 and 4, and writing parts 5 and 6.例文帳に追加

不揮発性半導体記憶装置は、メモリセルアレイ２と、選択部３，４と、書込み部５、６とを具備する。 - 特許庁

To provide a nonvolatile semiconductor memory device capable of surely reading data from a selected memory cell.例文帳に追加

選択メモリセルから確実にデータを読み出すことのできる不揮発性半導体記憶装置を提供する。 - 特許庁