「Memory cell」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

Corresponding to each column of an MTJ memory cell, a bit line BL is provided.例文帳に追加

ＭＴＪメモリセルの各列に対応してビット線ＢＬが設けられる。 - 特許庁

BURIED MAGNETIC TUNNEL-JUNCTION MEMORY CELL AND METHOD TO PRODUCE AND USE IT例文帳に追加

埋込型の磁気トンネル接合メモリセルおよびその作製／使用方法 - 特許庁

To provide a memory cell in which durability against radiation is improved.例文帳に追加

放射線に対する耐久性を向上させたメモリセルを提供する。 - 特許庁

To provide a flash memory cell that stores high-density 2-bit or 3-bit data using existent process technique directly, a production method of the memory cell, and a programming/deletion/reading method of the memory cell.例文帳に追加

既存の工程技術をそのまま使用して高密度の２ビット又は３ビットのデータを格納することが可能なフラッシュメモリセル及びその製造方法とフラッシュメモリセルのプログラム／消去／読出方法を提供する。 - 特許庁

One bit constituting a memory is constituted of a plurality of memory cells 1 to 4, the memory cell has the same structure as a memory cell of the main memory, the memory cell for management of the nonvolatile semiconductor memory apparatus in which either of bit lines 8 out of adjacent bit lines is always not selected in reading is manufactured on one chip by the same process with the main memory.例文帳に追加

メモリを構成する１ビットは、複数個のメモリセル１〜４で構成され、該メモリセルは、メインのメモリのメモリセルと同一の構造を有し、隣接するビットの隣接ビット線のいずれか一方のビット線８は、読み出し時において常時非選択となる不揮発性半導体記憶装置が、メインのメモリと共に同一のプロセスにより１チィップ上に作製されて構成される。 - 特許庁

The nonvolatile semiconductor memory system includes a memory chip 21 including a memory cell array formed by arraying electrically rewritable nonvolatile memory cells, and a memory controller 22 for controlling each operation in the nonvolatile memory.例文帳に追加

この不揮発性半導体記憶システムは、電気的に書き換え可能な不揮発性メモリセルを配列してなるメモリセルアレイを備えたメモリチップ２１と、不揮発性メモリでの各動作の制御を行うメモリコントローラ２２とを備えている。 - 特許庁

Thereby, as a multi-level value can be stored in one memory cell, memory capacity can be increased without changing the number of memory cells.例文帳に追加

これによって、１つのメモリセルに多値を記憶させることができるので、メモリセルの数を変えなくてもメモリ容量を増やすことができる。 - 特許庁

A random access memory device includes an array of individual memory cells arranged into rows and columns, and each memory cell has a corresponding access device.例文帳に追加

ランダム・アクセス・メモリ・デバイスは、行及び列に配置された個々のメモリセルのアレイを含み、各々のメモリセルは、対応するアクセス・デバイスを有する。 - 特許庁

A circuit and a method for testing a memory cell of a ferroelectric memory device equipped with an array consisting of ferroelectric memory is provided.例文帳に追加

強誘電体メモリセルからなるアレイを具備する強誘電体メモリ装置のメモリセルをテストする回路及び方法が提供される。 - 特許庁

The memory device includes (n+1) pieces (n≥2) of memory cells, (n+1) bit lines connected each memory cell one by one, and a switch 19 between bit lines.例文帳に追加

（ｎ＋１）個（ｎ≧２）のメモリセルと、メモリセルごとに１本ずつ接続された（ｎ＋１）本のビット線と、ビット線間スイッチ１９とを有する。 - 特許庁

The memory reads first stored information from the memory cell 111t matching address information outputted from the FIFO memory 160.例文帳に追加

ＦＩＦＯメモリ１６０から排出されたアドレス情報に対応する検査対象メモリセル１１１ｔから、第１の記憶情報を読み出す。 - 特許庁

A select gate electrode of a memory cell M00 is connected to a select gate line SG0, and a memory gate electrode is connected to a memory gate line MG0.例文帳に追加

メモリセルＭ００の選択ゲート電極は選択ゲート線ＳＧ０に接続され、メモリゲート電極はメモリゲート線ＭＧ０に接続される。 - 特許庁

A voltage is applied to both ends of the memory cells MC when the memory cells MC included in a memory cell array 1 performs a forming operation.例文帳に追加

メモリセルアレイ１に含まれるメモリセルＭＣのフォーミング動作を行う場合において、メモリセルＭＣの両端に電圧が印加される。 - 特許庁

A semiconductor memory device comprises a memory cell string in which a plurality of memory cells having a gate are connected in series to one another.例文帳に追加

本実施形態による半導体記憶装置は、ゲートを有する複数のメモリセルが直列に接続されたメモリセルストリングを備える。 - 特許庁

To provide a memory control device for enabling a memory device to normally operate even when the state of a memory cell becomes an abnormal state.例文帳に追加

メモリセルの状態が異常状態になっても、メモリ装置を正常に作動させることが可能なメモリ制御装置を提供すること。 - 特許庁

To provide a memory module with which a control device controlling a memory module can directly access a memory cell symmetrically in the directions of row and column.例文帳に追加

メモリモジュールを制御する主体が、直接、メモリセルを行方向・列方向に対称的に扱えるメモリモジュールを提供すること。 - 特許庁

A nonvolatile semiconductor memory device includes a memory cell array in which electrically re-writable nonvolatile memory cells are arranged, and a control unit.例文帳に追加

不揮発性半導体記憶装置は、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、制御部とを備える。 - 特許庁

To extract an address indicating an abnormal memory cell so that analyzing can be easily performed when a memory test of a random access memory(RAM) is performed.例文帳に追加

ランダムアクセスメモリ（ＲＡＭ）のメモリテストを行ったときに、解析が容易になるように、異常のメモリセルを示すアドレスを抽出する。 - 特許庁

This semiconductor memory device is provided with a refresh control part for performing a refresh operation of a memory cell array having dynamic memory cells.例文帳に追加

半導体メモリ装置は、ダイナミック型のメモリセルを有するメモリセルアレイのリフレッシュ動作を実行するためのリフレッシュ制御部を備える。 - 特許庁

To provide a memory array from which readout can be performed satisfactorily by reducing the influence of signals from nonselected memory cells when a memory cell is operated.例文帳に追加

メモリセルの動作時に非選択セルからの信号の影響を小さくし、良好な読み出しが可能となるメモリセルアレイを提供する。 - 特許庁

The memory backup system, also, can include a plurality of nonvolatile memory cells connected to the first memory cell.例文帳に追加

メモリバックアップシステムは、また、複数の第１のメモリセルと、この第１のメモリセルに接続された複数の不揮発性メモリセルを含むことができる。 - 特許庁

Namely, the bit-line and the cell plate of a memory cell capacitor are formed integrally by the cell plate 16 which is concurrently the bit-line as the same wiring layer.例文帳に追加

すなわち、同一配線層であるビット線兼用セルプレート１６によりビット線とメモリセルキャパシタのセルプレートが一体形成される。 - 特許庁

EMBEDDED BIT LINE TYPE NONVOLATILE FLOATING GATE MEMORY CELL HAVING INDEPENDENTLY CONTROLLABLE CONTROL GATE IN TRENCH, ARRAY OF CELL, AND METHOD FOR MANUFACTURING CELL例文帳に追加

トレンチ内に独立制御可能な制御ゲートを有する埋込ビット線型不揮発性浮遊ゲートメモリセル、そのアレイ、及び製造方法 - 特許庁

A BIST circuit 2002 discriminates carrying out of relieving in a spare memory cell row, rather than in a spare memory cell column, when plural defective memory cells are detected in plural memory cells selected en bloc.例文帳に追加

ＢＩＳＴ回路２００２は、一括して選択された複数のメモリセル中に複数の不良メモリセルが検出された場合、予備のメモリセル列ではなく、予備メモリセル行での救済を行なうことを判定する。 - 特許庁

To provide a ferroelectric nonvolatile memory cell in a novel structure in which memory cells are integrated with high density, and to provide a high-density ferroelectric memory cell array using the ferroelectric nonvolatile memory.例文帳に追加

メモリセルを高密度に集積することのできる新規な構造の強誘電体不揮発性メモリセルを提供するとともに、この強誘電体不揮発性メモリを用いた高密度強誘電体メモリセルアレイを提供する。 - 特許庁

To make it more reliable to read from a memory cell of an integrated memory provided with a memory cell MC having a magneto resistance memory effect inserted between column lines BL0-BLn and row lines WL0-WLm.例文帳に追加

列線路ＢＬ０〜ＢＬｎと行線路ＷＬ０〜ＷＬｍとの間に介挿されている、磁気抵抗メモリ効果を有するメモリセルＭＣを備えた集積メモリを、メモリセルから一層確実な読み出しが行われるようにする。 - 特許庁

The data storage capacitor of each memory cell in the edge memory blocks is connected to two data storage capacitors in parallel to each other, and the shape and the size of these two capacitors are the same as those of the data storage capacitor used in each memory cell in the central side memory blocks.例文帳に追加

エッジに位置したメモリセル内のデータストレージキャパシタは隣接した中央側メモリブロックの各メモリセル内に用いられるデータストレージキャパシタの形態と大きさの２つのデータストレージキャパシタに平行に接続される。 - 特許庁

In the other embodiment, a manufacture of the packed crown-shaped memory cell 100 according to this invention includes the steps of forming a memory node contact body (memory cell plug), forming the side wall of a memory cell, etching crown-type polysilicon again to form a separated memory cell and to electrically separate the memory cell, and removing core oxide (PSG).例文帳に追加

また別の実施例では、本発明による充填された王冠型メモリ・セルを製造する方法は下記の段階、すなわち、（１）記憶ノード接触体（メモリ・セル・プラグ）を作成する段階、（２）メモリ・セル側壁を作成する段階、（３）分離されたメモリ・セルを作成するためにおよびメモリ・セルを電気的に分離するために王冠型ポリシリコンを再びエッチングする段階およびコア酸化物（ＰＳＧ）を除去する段階、を有する。 - 特許庁

Thus, the semiconductor memory device, in which a mixture of a DRAM memory cell array and a nonvolatile RRAM memory cell array are installed commparatively and the area can optionally be set after manufacturing, is obtained.例文帳に追加

これにより、ＤＲＡＭメモリセルアレイと不揮発性のＲＲＡＭメモリセルアレイを混載し、製造後に任意に領域を設定可能な半導体記憶装置を実現することができる。 - 特許庁

Thereby in this nonvolatile semiconductor memory device, data of the memory cell to be selected can be stably read out even for the memory cell of the normal bit line adjoining the dummy bit line.例文帳に追加

よって、本発明の不揮発性半導体メモリ装置では、ダミービット線に隣接するノーマルビット線のメモリセルに対しても、選択されるメモリセルのデータは安定的に読み出され得る。 - 特許庁

To provide a semiconductor memory in which no delay difference in reading timing of data is caused and a selection gate can be arranged in the pitch of a memory cell even when the size of the memory cell is micronized.例文帳に追加

データの読出しタイミングの遅延差を発生させず、メモリセルのサイズが微細化されたときにもメモリセルのピッチに選択ゲートを配置可能な半導体記憶装置を提供する。 - 特許庁

Memory cells are three-dimensionally arranged in the inside of a solid-like medium which is not in contact with a surface of the medium, and the memory cell has resonance characteristics to electromagnetic waves depending on the space coordinates of the memory cell.例文帳に追加

固体状の媒体の表面に接していない内部に、３次元的にメモリセルを配置しメモリセルに、その空間座標に依存した電磁波の共鳴特性を持たせる。 - 特許庁

In the cross point type ferroelectric memory 100, a first memory cell array 30 and a second memory cell array 60 are laminated via a first interlayer insulator 20 and a second interlayer insulator 50.例文帳に追加

クロスポイント型強誘電体メモリ１００は、第１メモリセルアレイ３０と第２メモリセルアレイ６０とが、第１層間絶縁層２０と第２層間絶縁層５０とを介して積層されている。 - 特許庁

To provide a nonvolatile memory device in which data stored in a memory cell is associated to whether or not the memory cell is switchable between a first state and a second state.例文帳に追加

メモリセルに記憶されたデータが、メモリセルが第１の状態と第２の状態との間で切り替え可能であるか否かに関連づけられる不揮発性メモリデバイスを提供すること。 - 特許庁

This semiconductor memory is provided with a BIST(built-in self test) computing unit 14 and a special algorithm for a defective memory cell, word line, and a bit line, and a redundant memory cell, a bit line, and a word line are determined.例文帳に追加

故障したメモリセル、ワードラインならびにビットラインのために、ＢＩＳＴ計算ユニット１４および特別なアルゴリズムを用いて、冗長的なメモリセル、ビットラインならびにワードラインを求める。 - 特許庁

To provide a data erasing method for a nonvolatile semiconductor memory in which reliability of a memory cell can be improved by reducing stress applied to each memory cell before erasure.例文帳に追加

各メモリセルに対して消去前書き込みによるストレス印加を低減して、メモリセルの信頼性を改善できる不揮発性半導体メモリ装置のデータ消去方法を提供すること。 - 特許庁

To provide a ferroelectric memory device in which determination of normal/defective states of a memory cell can be performed in a short time without applying stress to the memory cell.例文帳に追加

メモリセルにストレスをかけることなく、短時間にメモリセルの良否判定を行うことができる強誘電体メモリ装置および強誘電体メモリ装置のスクリーニング方法を提供する。 - 特許庁

Thereby, a semiconductor device having small layout area can be realized compared with conventional one in which the program memory cell block 30 and the regular memory cell block 21 are provided at separate memory arrays.例文帳に追加

このため、プログラムメモリセルブロック３０と正規メモリセルブロック２１とが別々のメモリアレイに設けられていた従来に比べて、レイアウト面積の小さな半導体装置が実現できる。 - 特許庁

This invention relates to a bus system to transfer the data between the processing unit (10) and the memory unit (19) having a memory cell (17) in which a plurality of logical addresses can be used by every memory cell (17).例文帳に追加

本発明は、処理ユニット（１０）と複数の論理アドレスがメモリセル（１７）ごとに使用できるメモリセル（１７）を備えるメモリユニット（１９）の間でデータを伝送するためのバスシステムに関する。 - 特許庁

In the cross point type ferroelectric memory 100, the first memory cell array 30 and the second memory cell array 60 are laminated through a first interlayer insulating layer 20 and the second inter-layer insulating layer 50.例文帳に追加

クロスポイント型強誘電体メモリ１００は、第１メモリセルアレイ３０と第２メモリセルアレイ６０とが、第１層間絶縁層２０と第２層間絶縁層５０とを介して積層されている。 - 特許庁

Thus, while two arrays of memory cells can be controlled by single second wiring, the storage capacitors in the memory cell mutually keep the same space in the same way as a conventional memory cell.例文帳に追加

このように単一の第２配線によって２列のメモリセルを制御できる一方、メモリセル列における蓄積容量が従来のメモリセルと同様に互いに同じ間隔を保っている。 - 特許庁

To provide a non-volatile memory which can prevent an over-erasing state of a memory cell being easy to be erased, and can perform normal read- out operation even if a memory cell is turned into an over-erasing state.例文帳に追加

消去されやすいメモリセルが過消去状態となるのを防ぎ、メモリセルが過消去状態となっても正常な読み出し動作が行える不揮発性記憶装置を得ることである。 - 特許庁

In addition, by giving to the dummy transistor a signal from a dummy cell with the same structure as that of a memory cell of a memory unit, variations in a characteristic which occur between chips of a memory element, between wafers and between lots are offset.例文帳に追加

またダミートランジスタにはメモリユニットのメモリセルと同構造のダミーセルから信号を与えることで、メモリ素子のチップ間、ウェファー間、ロット間で生じる特性ばらつきも相殺する。 - 特許庁

As a defective memory cell MC can be replaced by the spare memory cell SMC, yield is improved, and as a plurality of memory chips 2-4 are tested in parallel, a test time may be short.例文帳に追加

パッケージング後でも不良メモリセルＭＣをスペアメモリセルＳＭＣで置換できるので歩留りが向上し、複数のメモリチップ２〜４を並列にテストするのでテスト時間が短くて済む。 - 特許庁

To provide a drive method of a nonvolatile ferroelectric memory device, being capable of write and read operation uniformly over an overall memory cell array, and suitable for obtaining a compact memory cell with a reduced sensing voltage.例文帳に追加

メモリセルアレイ全体で均一に書込・読出動作が可能で、センシング電圧を低下させてメモリセルの小形化に適した不揮発性強誘電体メモリ装置の駆動方法を提供する。 - 特許庁