「Memory cell」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

To provide nonvolatile semiconductor core memory performance which is reinforced by reducing stress on a core memory cell.例文帳に追加

コアメモリセル上のストレス低減により強化される不揮発性半導体コアメモリ性能を提供する。 - 特許庁

The semiconductor memory device has a memory cell array in which a plurality of SRAM cells MCs are arranged in matrix.例文帳に追加

半導体記憶装置は、複数のＳＲＡＭセルＭＣがマトリクス状に配置されたメモリセルアレイを有する。 - 特許庁

The semiconductor memory device includes a memory cell (MC) including a variable resistance film and a diode connected in series.例文帳に追加

半導体記憶装置は、直列接続された抵抗変化膜およびダイオードを含んだメモリセル（MC）を含む。 - 特許庁

In a memory cell array, memory cells in which a ferroelectric capacitor and a selection transistor are connected in series are arranged.例文帳に追加

メモリセルアレイは、誘電体キャパシタと選択トランジスタを直列接続してなるメモリセルを配列してなる。 - 特許庁

To provide a non-volatile semiconductor memory in which the programming time of a memory cell can be drastically shortened.例文帳に追加

メモリセルのプログラム時間を大幅に短縮可能である不揮発性半導体記憶装置を提供する。 - 特許庁

To select size of a memory cell block to be erased in erasing operation of a flash memory.例文帳に追加

フラッシュメモリの消去動作時に、消去する対象のメモリセルブロックのサイズを選択できるようにする。 - 特許庁

Transfer transistors TR0 to TR63 are connected to control gates of memory cells MC of the memory cell group.例文帳に追加

メモリセル群のメモリセルＭＣの制御ゲートには、転送トランジスタＴＲ０〜ＴＲ６３が接続されている。 - 特許庁

The semiconductor memory device includes a memory cell array and a storage for storing the access data.例文帳に追加

本発明に従う半導体メモリ装置は、メモリセルアレイとアクセスデータを貯蔵する貯蔵装置とを含む。 - 特許庁

To provide a semiconductor memory cell utilizing the breakdown phenomenon of an ultrathin-film dielectric and a memory array.例文帳に追加

超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイを提供する。 - 特許庁

ONE TIME PROGRAMMABLE UNIT MEMORY CELL BASED ON VERTICAL FUSE AND DIODE AND ONE TIME PROGRAMMABLE MEMORY COMPRISING IT例文帳に追加

縦形ヒューズおよびダイオードに基づくワンタイムプログラマブル単位メモリセルおよびそれを用いるワンタイムプログラマブルメモリ - 特許庁

The memory device having a dual port function includes a switching unit, a 1st path, a 2nd path, and a memory cell array.例文帳に追加

デューアルポート機能を有するメモリ装置は、スイッチング部、第１経路、第２経路、及びメモリセルアレイを含む。 - 特許庁

MEMORY CELL ARRAY HAVING FERROELECTRIC CAPACITOR AND METHOD OF MANUFACTURING THE SAME, AND FERROELECTRIC MEMORY DEVICE例文帳に追加

強誘電体キャパシタを有するメモリセルアレイおよびその製造方法ならびに強誘電体メモリ装置 - 特許庁

A semiconductor memory comprises a semiconductor substrate and a plurality of memory cell transistors.例文帳に追加

一つの実施形態によれば、半導体記憶装置は、半導体基板と複数のメモリセルトランジスタを有する。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE, METHOD FOR SCREENING ITS FAILURE CELL AND ARRANGEMENT METHOD OF SEMICONDUCTOR MEMORY DEVICE例文帳に追加

半導体メモリ装置及びその不良セルをスクリーニングする方法並びに半導体メモリ装置の配置方法 - 特許庁

The memory cell array includes a plurality of memory cells respectively sharing a plurality of word lines and a plurality of bit lines.例文帳に追加

メモリセルアレイは、複数のワードラインと、複数のビットラインをそれぞれ共有する複数のメモリセルを含む。 - 特許庁

To provide techniques to read a memory cell that involve a threshold edge phenomenon of a reset state of phase change memory.例文帳に追加

相変化メモリのリセット状態の閾値エッジ現象を伴うメモリセルを読み出す技術を提供する。 - 特許庁

To provide a memory system capable of enhancing reliability thereof by stabilizing a state of a memory cell.例文帳に追加

メモリセルの状態を安定させることで信頼性を向上させることが可能なメモリシステムを提供する。 - 特許庁

To provide a semiconductor memory device for MRAMs or PRAMs that enables a higher density of memory cell.例文帳に追加

メモリセルの高密度化を図れるＭＲＡＭやＰＲＡＭ等の半導体記憶装置を提供する。 - 特許庁

To promote micronization of a memory cell, related to a method for manufacturing a semiconductor device comprising a non-volatile memory.例文帳に追加

不揮発性メモリを有する半導体装置の製造方法に関し、メモリセルの微細化を促進すること。 - 特許庁

To enlarge the operation margin of a memory cell of a flip-flop type such as a static type random access memory (SRAM).例文帳に追加

スタティック型ランダムアクセスメモリ（ＳＲＡＭ）のようなフリップフロップ型のメモリセルの動作マージンを拡大する。 - 特許庁

Memory cells for test between bit lines 6 and 7 have the same structure as the memory cell 3 for test.例文帳に追加

ビット線６，７間のテスト用のメモリセルは全てテスト用のメモリセル３と同様の構造となっている。 - 特許庁

To provide a boosting circuit of a semiconductor memory whose read-out speed for a memory cell is increased.例文帳に追加

メモリセルの読み出しの高速化を図ることができる半導体記憶装置の昇圧回路を提供する。 - 特許庁

Therefore, the program cell has constitution in which the state change part is added to the structure similar to the memory cell.例文帳に追加

したがって、プログラムセルは、メモリセルと同様の構造にさらに状態変化部を付加した構成である。 - 特許庁

Reading is conducted from the memory cell (300) by detecting a current led in by the cell (300).例文帳に追加

セル（３００）が引き込む電流を検知することによりメモリセル（３００）からの読出しが行なわれる。 - 特許庁

To improve the speed of write operation in a memory cell such as a 3-transistor cell in which writing acts as destructive operation.例文帳に追加

３トランジスタセルなど書込みが破壊動作となるメモリセルにおける書込み動作の高速化を図る。 - 特許庁

A reset noise generated as a result of initialization of the sensor cell portion is written to the plurality of memory cell portions at the same time.例文帳に追加

センサセル部を初期化したことによって生じるリセットノイズを、複数のメモリセル部に同時に書き込む。 - 特許庁

A word line of the dummy cell DMC is activated at the same timing as that of a word line of the regular memory cell MC.例文帳に追加

また、ダミーセルＤＭＣのワード線は、正規メモリセルＭＣのワード線と同じタイミングで活性化する。 - 特許庁

In a method for designing a low power leakage monitor element, a memory cell being the same as a cell in an actual array is used.例文帳に追加

低電力リーク・モニタ素子を設計する方法は、実アレイ内のセルと同一のメモリ・セルを使用する。 - 特許庁

The reference cell is the same as a memory cell of the array and used for generating reference voltage for a reference bit line.例文帳に追加

基準セルはアレイのメモリセルと同一で、基準ビット線用基準電圧の生成に用いられる。 - 特許庁

EVALUATION ELEMENT FOR NON-VOLATILE MEMORY CELL, SEMICONDUCTOR CHIP CONTAINING THE SAME, WAFER, AND METHOD FOR MANUFACTURING THE CELL AND CHIP例文帳に追加

不揮発性メモリセル用の評価素子及びこれを含む半導体チップ、ウェハ、及び、これらの製造方法 - 特許庁

MEMORY DEVICE HAVING BIT LINE EQUALIZER IN CELL ARRAY, AND METHOD FOR ARRANGING BIT LINE EQUALIZER IN CELL ARRAY例文帳に追加

セルアレイにビットライン均等化部を備えたメモリ装置及びビットライン均等化部をセルアレイに配置する方法 - 特許庁

A reference cell is the same as a memory cell of an array, and used for generating reference voltage for reference bit line.例文帳に追加

基準セルはアレイのメモリセルと同一で、基準ビット線用基準電圧の生成に用いられる。 - 特許庁

A device and a method of a nonvolatile memory cell such as an STRAM cell are disclosed.例文帳に追加

ＳＴＲＡＭセルのような、不揮発性メモリセルについての装置および関連する方法が開示される。 - 特許庁

The write control part causes writing to the dummy cell 16 in synchronization with writing to the memory cell 12.例文帳に追加

書き込み制御部は、メモリセル１２の書き込みタイミングに合わせてダミーセル１６に書き込みを行わせる。 - 特許庁

Moreover, by employing a special structure in the cell transistor, the size of one memory cell can be achieved 4F^2.例文帳に追加

また、セルトランジスタの構造を特殊なものとすることでメモリセルあたりの面積を４Ｆ^２とできる。 - 特許庁

Ferroelectric cells are arranged in an array type in the plurality of memory cell arrays and the RD cell array.例文帳に追加

上記複数のメモリセルアレイとＲＤセルアレイには強誘電体セルがアレイ状に配置されている。 - 特許庁

When the fluctuation of the threshold voltage of the memory cell is detected, this information is stored in a cell information storage part.例文帳に追加

メモリセルの閾値電圧の変動が検出されたとき、その情報がセル情報記憶部に記憶される。 - 特許庁

Thereby, access for a memory cell MC in a plurality of cell array blocks can be performed by one sense amplifier SA.例文帳に追加

これにより、１つのセンスアンプＳＡで複数のセルアレイブロック内にあるメモリセルＭＣのアクセスが可能となる。 - 特許庁

To detect a position of a specific cell by counting a memory cell, without using high-accuracy sample stage mechanism.例文帳に追加

高精度の試料ステージ機構を用いることなく、メモリーセルをカウントし、特定のセルの位置を検出する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, ITS MANUFACTURING METHOD AND CELL SIZE CALCULATING METHOD OF DRAM MEMORY CELL例文帳に追加

半導体集積回路装置およびその製造方法ならびにＤＲＡＭメモリセルのセルサイズ算出方法 - 特許庁

Therefore, the written state of each memory cell 10 is exactly reflected on each reference cell 10a, 10b.例文帳に追加

よって、各基準セル１０ａ，１０ｂには各メモリセル１０の書き込み状態が正確に反映される。 - 特許庁

In refreshing, a data is read out from a memory cell to be refreshed, it is stored in a data storing section for refreshing temporarily storing data of a memory cell to be refreshed, after that, the data of a memory cell to be refreshed is erased.例文帳に追加

リフレッシュは、リフレッシュの対象となるメモリセルからデータを読み出し、リフレッシュ対象メモリセルのデータを一時記憶するリフレッシュ用データ記憶部に記憶し、その後、リフレッシュ対象メモリセルのデータを消去する。 - 特許庁

MAGNETIC TUNNEL JUNCTION APPARATUS, MEMORY CELL EQUIPPED WITH THE SAME, AND PRODUCTION METHOD THEREOF例文帳に追加

磁気トンネル接合装置、これを備えるメモリセル、およびその製造方法 - 特許庁

Then, an NMOS 12 in the memory cell 10_0 is turned on to output the "0" information stored in the memory cell 10_0 to a bit line BLb.例文帳に追加

すると、メモリセル１０_０ 内のＮＭＯＳ１２がオン状態となり、該メモリセル１０_０ に記憶された“０”情報がビット線ＢＬｂへ出力される。 - 特許庁

The memory cell transistor MC has a floating gate 20 and a control gate 50.例文帳に追加

メモリセルトランジスタＭＣは、浮遊ゲート２０と制御ゲート５０を有する。 - 特許庁