「Memory cell」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

The sense amplifier SA reads information of the memory cell through the bit-line.例文帳に追加

センスアンプＳＡは、ビット線を通してメモリセルの情報を読み出す。 - 特許庁

The refresh control part is provided with a target memory cell group setting part for setting a portion of the target memory cell group in the memory cell array, a refresh address generating part for sequentially generating a plurality of refresh addresses that can designate all memory cells in the memory cell array, and a refresh address determining part for determining whether an attention refresh address designates the target memory cell group.例文帳に追加

リフレッシュ制御部は、メモリセルアレイ内の一部の対象メモリセル群を設定するための対象メモリセル群設定部と、メモリセルアレイ内のすべてのメモリセルを指定可能な複数のリフレッシュアドレスを順次発生させるリフレッシュアドレス発生部と、注目リフレッシュアドレスが対象メモリセル群を指定しているか否かを判定するためのリフレッシュアドレス判定部と、を備える。 - 特許庁

A method to use the memory cell in a memory (10) and other devices and a particularly suited method to produce the memory are disclosed.例文帳に追加

メモリ(10)や他のデバイスにおいてメモリセルを使用するための方法、及び、メモリセルの製作に特に適した方法が開示される。 - 特許庁

A usual access area corresponding to the field memory and a data temporary area corresponding to the line memory are arranged in a memory cell array 10.例文帳に追加

メモリセルアレイ１０にフィールドメモリに相当する通常アクセス領域とラインメモリに相当するデータ一時保存領域を設ける。 - 特許庁

The flash memory includes a plurality of memory cells, where each memory cell has a charge storage capacity for use in implementing digital storage.例文帳に追加

本フラッシュメモリには、複数のメモリセルが含まれ、各メモリセルは、デジタル記憶の実現に用いるための電荷蓄積容量を有する。 - 特許庁

The semiconductor memory has memory cell groups 101 to 10m of (m) sets (m>n) consisting of two memory cells 200, 201 to store (n) bits.例文帳に追加

ｎビットを記憶するために、２個のメモリセル２００,２０１からなるｍ組(ｍ＞ｎ)のメモリセル群１０１〜１０ｍを有する。 - 特許庁

In each of the programmable decoders, a column of a normal memory cell of one memory bank or a memory back group is replaced by a redundant column.例文帳に追加

そしてプログラマブルデコーダの各々は、一つのメモリバンクまたはメモリバンクグループのノーマルメモリセルのカラムを冗長カラムで代替する。 - 特許庁

A SRAM circuit of an initial-value setting type configured by the memory cell 100 is used as a program memory and also a data memory.例文帳に追加

メモリセル１００により構成された初期値設定型のＳＲＡＭ回路は、プログラムメモリ兼データメモリとして使用できる。 - 特許庁

To provide a nonvolatile memory in which the volume of data recorded per memory cell of a nonvolatile semiconductor memory can be enhanced.例文帳に追加

不揮発性半導体メモリのメモリセル当たりの記録データ量を向上させることができる不揮発性メモリを提供する。 - 特許庁

Moreover, two memory cells MC are selected, and the sub-bit line SBL from the memory cell to the main bit line MBL is held between these memory cells.例文帳に追加

また、メモリセルＭＣを２つ選択し、これらのメモリセルで、メモリセルから主ビット線ＭＢＬに至る副ビット線ＳＢＬを挟む。 - 特許庁

Further, the memory bus circuit 1 is provided with a dummy memory cell 120 having a dummy capacity element 121 connected to the memory bus 13.例文帳に追加

メモリバス回路１はさらに、メモリバス１３に接続されたダミー容量素子１２１を有するダミーメモリセル１２０を備えている。 - 特許庁

The memory includes bit lines, word lines, and a memory cell array including memory cells provided corresponding to intersections of the bit lines and the word lines.例文帳に追加

メモリは、ビット線と、ワード線と、ビット線とワード線との交点に対応して設けられたメモリセルを含むメモリセルアレイとを備える。 - 特許庁

A ferroelectric memory device comprises a memory cell array in which a plurality of memory cells having at least a ferroelectric capacity are arranged.例文帳に追加

強誘電体メモリ装置は、少なくとも強誘電体キャパシタを有するメモリセルが複数配列されたメモリセルアレイを含む。 - 特許庁

A memory cell 161 of 21 pieces of each row consists of first memory cells 161a of 5 pieces and second memory cells 161b of 16 pieces.例文帳に追加

各行の２１個のメモリセル１６１は、５個の第１のメモリセル１６１ａと、１６個の第２のメモリセル１６１ｂとからなる。 - 特許庁

To provide a nonvolatile semiconductor memory having configuration enabling a leakage defect of a memory cell to be detected regardless of a data value of the memory cell, and to provide a method for detecting the leakage defect of the nonvolatile semiconductor memory.例文帳に追加

メモリセルのデータ値の如何にかかわらずメモリセルのリーク不良を検出することができるような構成の不揮発性半導体メモリ及びそのリーク不良検出方法を提供する。 - 特許庁

This semiconductor memory is provided with first and second memory cell blocks in which memory cells are arranged in a matrix state and a common pre-amplifier/write-driver shared by the first and the second memory cell blocks.例文帳に追加

発明の半導体メモリ装置は、メモリセルがマトリクス状に配列された第１と第２のメモリセルブロックと、前記第１と第２のメモリセルブロックで共用される共通プリアンプ／ライトドライバと、を備える。 - 特許庁

A semiconductor integrated circuit 11 is equipped with a cache memory 15 and an micro processor 13, where the cache memory 15 is formed of a DRAM that is possessed of a redundant function where a defective memory cell is replaced with a redundant memory cell.例文帳に追加

半導体集積回路１１は、キャッシュメモリ１５とマイクロプロセッサ１３とを備え、キャッシュメモリ１５が、不良メモリセルを冗長メモリセルに置き換えるリダンダンシ機能を有するＤＲＡＭから構成されている。 - 特許庁

To provide a semiconductor memory apparatus in which refresh operation of a second time is performed for a memory cell existing in the same memory sub-array which is different from a memory cell refreshed by refresh operation of a first time.例文帳に追加

１回目のリフレッシュ動作でリフレッシュされるメモリセルとは異なるが同一メモリサブアレイ上に存在するメモリセルに２回目のリフレッシュ動作が行われる半導体記憶装置を提供する。 - 特許庁

Since each of the nonvolatile memory elements in the memory cell array 102 has memory-function films on both sides of a gate electrode, the gate insulating film can be thin for the miniaturization to shrink the circuit area of the memory cell array 102.例文帳に追加

メモリセルアレイ１０２の不揮発性メモリ素子は、ゲート電極の両側にメモリ機能膜を有するので、ゲート絶縁膜を薄くして微細化を行なって、メモリセルアレイ１０２の回路面積を縮小できる。 - 特許庁

To provide a semiconductor memory device in which memory contents can be held surely in a memory cell even when using power source voltage, also, write-in can be performed surely for the memory cell.例文帳に追加

電源電圧の場合にも、メモリセルにおいて記憶内容を確実に保持することができ、しかも、メモリセルに対して確実に書き込みを行うことができる半導体記憶装置を提供する。 - 特許庁

At the last, when a memory cell in the memory array is defective as a result of the discrimination process in a replacement process S 60, it is replaced by a nondefective redundant memory cell in the redundant memory array.例文帳に追加

最後に、置換工程Ｓ６０において、判定工程の判定結果により、メモリアレイ中のメモリセルが不良品のときには、冗長メモリアレイ中の良品の冗長メモリセルに置き換える。 - 特許庁

A nonvolatile semiconductor memory device 1 includes a memory cell array 10 having a plurality of memory cells capable of storing multiple bits, a plurality of bit lines connected to the memory cell array 10, and a control circuit 19.例文帳に追加

不揮発性半導体記憶装置１は、複数ビットを記憶可能なメモリセルを複数個有するメモリセルアレイ１０と、メモリセルアレイ１０に接続された複数のビット線と、制御回路１９とを含む。 - 特許庁

To provide a nonvolatile memory cell capable of electrically obtaining operation of a nonvolatile memory in simple structure by means of an organic transistor, nonvolatile memory and control method of the nonvolatile memory cell.例文帳に追加

有機トランジスタにより簡単な構造で電気的に不揮発性メモリの動作が得られる不揮発性記憶素子及び不揮発性メモリ並びに不揮発性記憶素子の制御方法を提供する。 - 特許庁

To provide a semiconductor memory cell capable of scaling a single poly EEPROM cell to the level of a stack gate poly EEPROM cell.例文帳に追加

単一ポリＥＥＰＲＯＭセルをスタックゲートポリＥＥＰＲＯＭセルの水準にスケーリングできる半導体メモリセルを提供する。 - 特許庁

The access controller controls each memory block to operate in a single cell mode or a twin cell mode according to cell mode information of a mode setting part.例文帳に追加

アクセス制御部は、モード設定部のセルモード情報に応じて、各メモリブロックをシングルセルモードまたはツインセルモードで動作させる。 - 特許庁

To provide a semiconductor memory that a redundancy cell can be substituted for a defective cell in which standby current failure occurs.例文帳に追加

スタンバイ電流不良（standby current failure）が発生した不良セルを冗長セル（redundancy cell）で代替することができる半導体メモリ装置を提供する。 - 特許庁

To provide appropriate characteristics of a memory cell in each cell array region according to the request about usage, even if the usages of the cell array regions in a memory cell array are set to be different.例文帳に追加

メモリセルアレイ内の各セルアレイ領域の使用方法を異なるように設定したとしても、各セルアレイ領域内のメモリセルの諸特性を使用方法の要求に応じて適したものとする。 - 特許庁

The resistance change memory device has: a cell array in which memory cells which store resistance values set reversibly as data are arranged; a sense amplifier which reads data of a selected memory cell of the cell array; and a voltage generation circuit which generates a voltage pulse for converging a resistance status of the selected memory cell according to data after reading data of the selected memory cell.例文帳に追加

抵抗変化メモリ装置は、可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、前記セルアレイの選択メモリセルのデータを読み出すセンスアンプと、前記選択メモリセルのデータ読み出し後、前記選択メモリセルの抵抗状態を収束させるための電圧パルスをデータに応じて発生する電圧発生回路とを有する。 - 特許庁

A semiconductor memory in the present invention comprises: a memory cell array 100 including multiple memory cells which are arranged in a form of matrix and are capable of accumulating an electric charge; row selection means for selecting a memory cell in a row direction of the memory cell array; and write control means for writing data by applying a write pulse to the memory cell selected by the row selection means.例文帳に追加

本発明の半導体メモリは、行列状に配列され、電荷を蓄積可能な複数のメモリセルを備えたメモリセルアレイ１００と、メモリセルアレイの行方向のメモリセルを選択する行選択手段と、行選択手段によって選択されたメモリセルに書込みパルスを印加することによってデータの書込みを行う書込み制御手段とを有する。 - 特許庁

Whether the state of data read from a selected memory cell is changed to a different state when an adjacent memory cell is programmed or not is discriminated on the basis of data read from adjacent memory cells of the selected memory cell, respectively, and the data read from the selected memory cell are corrected according to the discriminated result.例文帳に追加

選択されたメモリセルの隣接したメモリセルから各々読み出されたデータに基づいて、選択されたメモリセルから読み出されたデータの状態が隣接したメモリセルがプログラムされる時に異なる状態に変化されているか否かを判別し、判別結果に応じて選択されたメモリセルから読み出されたデータを補正する。 - 特許庁

A memory cell comprises a dual gate transistor, where a ferroelectric is connected to one gate part, a plurality of the memory cells are connected in series to constitute a memory block, and a plurality of memory blocks are arranged to form a memory cell array.例文帳に追加

一方のゲート部分に強誘電体が接続されたデュアルゲートトランジスタによりメモリセルを構成し、このメモリセルを複数個直列接続してメモリブロックを構成し、このメモリブロックを複数個配置してメモリセルアレイを構成する。 - 特許庁

The flash memory device includes a memory cell array comprising memory cells arranged in rows and columns, a page buffer circuit having a single latch structure and configured to read data from a selected memory cell in the memory cell array, and a controller controlling the page buffer circuit having the single latch structure so as to detect a memory cell in which electric charges loss is caused out of memory cells of the selected row.例文帳に追加

フラッシュメモリ装置は、行と列で配列されたメモリセルを含むメモリセルアレイと、前記メモリセルアレイの選択されたメモリセルからデータを読み出すように構成されたページバッファ回路と、前記選択された行のメモリセルのうち、電荷損失が生じたメモリセルを検出するように前記単一のラッチ構造を有する前記ページバッファ回路を制御する制御器と、を含む。 - 特許庁

The reference current is set larger than an intermediate value between first cell current flowing when the memory cell is off and second cell current flowing when the memory cell is on, and is set smaller than the second cell current.例文帳に追加

基準電流は、メモリセルがオフしている場合に流れる第１のセル電流とメモリセルがオンしている場合に流れる第２のセル電流との中間値よりも、大きく設定され、且つ、第２のセル電流よりも、小さく設定されている。 - 特許庁

In this MRAM, a word line WL is provided corresponding to each memory cell line, a bit line BL and a source line SL are provided corresponding to each memory cell line, and data stored in a memory cell MC selected via the source line SL corresponding to the selected memory cell MC is read out.例文帳に追加

このＭＲＡＭでは、各メモリセル行に対応してワード線ＷＬを設けるとともに、各メモリセル列に対応してビット線ＢＬとソース線ＳＬを設け、選択されたメモリセルＭＣに対応するソース線ＳＬを介して選択されたメモリセルＭＣの記憶データを読み出す。 - 特許庁

According to at least one embodiment, a method comprises measuring (401) drive current of a reference memory cell (110) of a circuit (101), and determining (402), based on the measured drive current of the reference memory cell, a drive current to be supplied to a calibration memory cell (120) of the circuit to mimic a defective memory cell.例文帳に追加

少なくとも１つの実施形態によれば、方法は、回路(101)の基準メモリセル(110)の駆動電流を測定(401)し、基準メモリセルの測定された駆動電流に基づいて、欠陥メモリセルを模倣するために回路の較正メモリセル(120)に供給されるべき駆動電流を決定する(402)ことを含む。 - 特許庁

A 1st sense circuit precharges an end of the memory cell to a certain voltage, supplies a certain voltage to the gate of the memory cell, and detects the voltage of the end of the memory cell based on a 1st detection level when verifying whether or not the memory cell has reached the necessary threshold voltage.例文帳に追加

第１の検出回路は、メモリセルが所要の閾値電圧に達したかどうかをベリファイするベリファイ動作において、メモリセルの一端を一定の電位にプリチャージし、メモリセルのゲートに一定の電圧を供給し、メモリセルの一端の電圧を第１の検知レベルに基づき検出する。 - 特許庁

In one memory cell group, capacity of a memory cell is varied by reducing a reference voltage value referred at the time of write-in or read-out of data for one part of the memory cell, the sum of capacity of cells of a whole memory cell group is made integral multiple of integral power of 2 bits.例文帳に追加

１個のメモリセルグループにおいて、データの書き込みまたは読み出し時に参照する基準電圧値を、一部のメモリセルに対して少なくすることによりメモリセルの容量を変え、メモリセルグループ全体のメモリセルの容量の和が２の整数乗ビットの整数倍になるようにする。 - 特許庁

In one memory cell detecting approach, an address of a memory cell is specified, an input signal over a range of some value is applied to a memory cell being address-specified, read-out is performed for an input signal value to which a state of the memory cell is applied based on discontinuity in detected electrical response.例文帳に追加

1つのメモリセル検知アプローチにおいて、メモリセルがアドレス指定され、ある値の範囲にわたる入力信号がアドレス指定されたメモリセルに加えられ、メモリセルの状態が加えられた入力信号値に対して検知された電気的応答における不連続性の基づいて読み取られる。 - 特許庁

To obtain a semiconductor integrated circuit device which can increase the access speed to the memory cell of the memory cell section of a DRAM by reducing the resistance of the bit line or capacity connection of the memory cell section by siliciding the diffusion layer of a logic circuit section in a chip in which the memory cell section and the logic section of a peripheral circuit integrally coexist.例文帳に追加

ＤＲＡＭのメモリセル部と、周辺回路のロジック部とを一体化した混載チップで、論理回路部の拡散層を珪化物化して高速化、高集積化しつつ、メモリセル部のビット線接続や容量接続の抵抗を低減して該セルへのアクセスの高速化を可能にする装置を提供する。 - 特許庁

To provide an operation method of a data storage device including a nonvolatile memory device having a memory cell array and a memory controller having a buffer memory and controlling the nonvolatile memory device.例文帳に追加

メモリセルアレイを有する不揮発性メモリ装置と、バッファメモリを有し、前記不揮発性メモリ装置を制御するメモリ制御器とを含むデータ格納装置の動作方法を提供する。 - 特許庁

The semiconductor memory device includes a memory cell array which includes a plurality of unit memory cells, where each of the unit memory cells comprises complementary first and second floating body transistor capacitor-less memory cells.例文帳に追加

半導体メモリ装置は複数の単位メモリセルを具備し、各単位メモリセルは相補的な第１及び第２フローティングボディートランジスタ型キャパシタレスメモリセルを具備するメモリセルアレイを具備する。 - 特許庁

To provide a relieving method for a memory module in which a defective memory cell can be relieved without replacing a volatile memory decided as defective in an electrical test of a memory module and a memory module.例文帳に追加

メモリモジュールの電気的試験で不良と判定された揮発性メモリを交換することなく、不良メモリセルの救済が可能なメモリモジュールの救済方法及びメモリモジュールを提供する。 - 特許庁

The nonvolatile semiconductor storage device is equipped with; a memory cell array 6 which stores data in a nonvolatile manner according to a difference of storage information between memory cells in a memory cell pair which is composed of two memory cells; and a write control section 1 which writes data to the memory cell array 6.例文帳に追加

本発明の不揮発性半導体記憶装置は、２つのメモリセルから成るメモリセル対でのメモリセル間の記憶情報の差によってデータを不揮発的に記憶するメモリセルアレイ６と、当該メモリセルアレイ６に対してデータの書き込むを行う書き込み制御部１とを備えている。 - 特許庁

To provide a cross-point type ferroelectric memory of high quality, wherein a memory cell array constituted of ferroelectric capacitors in the cross-point type ferroelectric memory in which lamination of a plurality of layers is performed, and memory cell array arranged in each layer via an interlayer insulator prevents noise from adjacent memory cell array.例文帳に追加

強誘電体キャパシタからなるメモリセルアレイが、複数層積層されたクロスポイント型強誘電体メモリにおいて、層間絶縁層を介して各層に配置されたメモリセルアレイが、隣接するメモリセルアレイから受けるノイズを防止して、高品質なクロスポイント型強誘電体メモリを提供する。 - 特許庁

A NAND-type flash memory device has a memory cell array, divided into many unit memory cell arrays having many memory strings, many word line drivers arranged corresponding to each of unit memory cell arrays, and many source lines selected independently by a word line decoder.例文帳に追加

本発明よるＮＡＮＤ型フラッシュメモリ装置は、多数のメモリストリングを各々有する多数の単位メモリセルアレイに分割されたメモリセルアレイと、単位メモリセルアレイ各々に対応して配置された多数のワードラインドライバと、ワードラインデコーダによって独立的に選択される多数のソースラインとを有する。 - 特許庁