「Memory cell」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索

To provide a flash memory cell in which a peripheral circuit is designed easily, a plane area occupied by a memory cell is reduced and memory density can be improved effectively in the flash memory cell in which double bit data are conserved and its operating method.例文帳に追加

ダブルビットデータを保存するフラッシュメモリセルであって、周辺回路の設計が容易で、記憶セルの占める平面面積を縮小して記憶密度を効果的に高めることができるフラッシュメモリセルとその操作方法を提供する。 - 特許庁

The nonvolatile semiconductor memory device includes a first memory cell connected to a first word line WL0, and a second memory cell connected to a second word line WL1 adjacent to the first word line and different in width from the first memory cell.例文帳に追加

不揮発性半導体記憶装置は、第１ワード線ＷＬ０に接続された第１メモリセルと、前記第１ワード線に隣接する第２ワード線ＷＬ１に接続され、前記第１メモリセルと幅が異なる第２メモリセルと、を具備する。 - 特許庁

To provide a semiconductor memory in which replacement can be performed by the other redundant memory cell even when defect is found in a redundant memory cell replaced for a defective memory cell, and yield in manufacturing chips can be improved.例文帳に追加

不良メモリセルに置き換えた冗長メモリセルに不良が認められた場合でも、さらに他の冗長メモリセルで置き換えることができ、チップ製造歩留まりを向上させることが可能な半導体記憶装置の実現を課題とする。 - 特許庁

The semiconductor memory device includes a plurality of memory cells connected to a bit line; and a sense amplifier operative to sense the magnitude of cell current flowing via the bit line in a selected memory cell connected to the bit line to determine the value of data stored in the memory cell.例文帳に追加

ビット線につながる複数のメモリセルと、ビット線に接続されて選択されたメモリセルにビット線を介して流れるセル電流の大小を検知することによりメモリセルに記憶されたデータの値を判定するセンスアンプとを有する。 - 特許庁

This semiconductor memory device is provided with reference cells (R_i, R_ef), a first memory cell (C_i1), a second memory cell (C_i2) positioned nearer to the first memory cell than the reference cells (R_i, R_ef), and data read-out circuits (5-8).例文帳に追加

本発明による半導体記憶装置は、リファレンスセル（Ｒ_ｉ、Ｒ_ｅ_ｆ）と、第１メモリセル（Ｃ_ｉ１）と、リファレンスセル（Ｒ_ｉ、Ｒ_ｅｆ）よりも第１メモリセルに近い位置にある第２メモリセル（Ｃ_ｉ２）と、データ読み出し回路（５〜８）とを備えている。 - 特許庁

To provide a nonvolatile memory cell which shows a high-speed response despite a high resistance ratio and is equipped with resistive layers of a multilayer structure, and to provide a method of manufacturing the nonvolatile memory cell, as well as, a resistance variable nonvolatile memory device that uses the nonvolatile memory cell.例文帳に追加

本発明は、高い抵抗比でありながら高速応答性を示す、多層構造の抵抗層を備える不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリ装置を提供する。 - 特許庁

To provide a sense circuit in a multi-level flash memory cell which can accurately discriminate a state of the multi-level flash memory cell constituted so that a capacitor is connected to a source end of the flash memory cell.例文帳に追加

フラッシュメモリセルのソース端子にキャパシタが連結されるように構成されたマルチレベルフラッシュメモリセルの状態を正確に判別することが可能なマルチレベルフラッシュメモリセルのセンス回路を提供する。 - 特許庁

To appropriately achieve setting operation by setting a suitable compliance current for each memory cell while preventing occurrence of an incorrect reset action and destruction of the memory cell, irrespective of fluctuation in a resistance value of the memory cell.例文帳に追加

メモリセルの抵抗値のばらつきに拘わらず、メモリセル毎に適切なコンプライアンス電流を設定し、誤リセット動作の発生やメモリセルの破壊を防止しつつ適切にセット動作を実行する。 - 特許庁

In the method for reading data from a memory cell 120 selected from a memory cell array 100, the selected memory cell 120 is arranged between first and second write lines 130 and 132.例文帳に追加

メモリセルのアレイ(100)において選択されたメモリセル(120)からデータを読み取るための方法であり、この場合、選択されたメモリセル(120)は、第１の書き込み線(130)と第２の書き込み線(132)との間に配置される。 - 特許庁

To provide a nonvolatile memory and manufacturing method thereof, having a novel cell structure having both a scalability equal to that of the floating gate type memory cell and high reliability equal or higher than an MNOS type memory cell.例文帳に追加

フローティングゲート型メモリセルに匹敵するスケーラビリティと、ＭＮＯＳ型メモリセルと同等以上の高い信頼性とを併せ持った新規なセル構造の不揮発性メモリおよびその製造方法を提供する。 - 特許庁

The first and the second memory cell blocks are arranged along the direction being parallel to a column of the memory cell, the common pre-amplifier/write-driver is arranged between the first and the second memory cell blocks.例文帳に追加

前記第１と第２のメモリセルブロックは、前記メモリセルの列と平行な方向に沿って配列されており、前記共通プリアンプ／ライトドライバは、前記第１と第２のメモリセルブロックの間に配置されている。 - 特許庁

Each substitution judgment part writes a faulty address into an associative memory cell array CAM-ARY when a faulty memory cell where the column and row addresses of the faulty memory cell that has already been stored differ is found.例文帳に追加

各置換判定部は、連想メモリセルアレイＣＡＭ＿ＡＲＹに、すでに記憶している不良メモリセルの行および列アドレスが異なるアドレスの不良メモリセルが発見された時にのみ、不良アドレスを書きこむ。 - 特許庁

To provide a memory cell, the manufacturing method of the memory cell, and a semiconductor storage device and electronic equipment including the memory cell contriving low consumption power in the simple configuration of a conventional DRAM average quality.例文帳に追加

従来のＤＲＡＭ並みの簡素な構成であってさらに低消費電力化を図るメモリセル、メモリセルの製造方法、そのメモリセルを含む半導体記憶装置及び電子機器を提供する。 - 特許庁

In the method for operation of the memory cell, the memory cell has a channel area (2) in which operation is possible in a first direction and a second direction, and the memory cell is characterized by at least one effective parameter.例文帳に追加

本発明のメモリセルの動作方法において、メモリセルは第１の方向および第２の方向に動作可能なチャネル領域（２）を有し、少なくとも１つの有効なパラメータによって特徴づけられる。 - 特許庁

The fuse for redundancy substitution cuts off a memory cell array part corresponding to an address of a defective part to substitute a memory cell array part having a defect for a memory cell for redundancy according to a result of a pre-wafer-test.例文帳に追加

冗長置換用ヒューズは、プリウェハーテストの結果によって欠陥を有するメモリセルアレイ部分を冗長用メモリセルに置換するために、欠陥部のアドレスに対応するものを切断する。 - 特許庁

The nonvolatile semiconductor storage is provided with a memory cell array 2 having plural memory cells and a testing cell array 3 having plural testing cells, and the testing cells are connected to the memory cell array 2 with bit lines.例文帳に追加

不揮発性半導体記憶装置は複数のメモリセルを有するメモリセルアレイ２と複数のテスト用セルを有するテスト用セルアレイ３とを有し、メモリセルアレイにテスト用セルがビット線で接続されている。 - 特許庁

A memory cell array 17a includes memory cells (first memory cells) MC, which store data, and retreat memory cells (second memory cells) RMC for data at the time of refreshing, the retreat memory cells being for temporally storing data at the time refreshing.例文帳に追加

メモリセルアレイ１７ａは、データを記憶しているメモリセル（第１メモリセル）ＭＣとリフレッシュ時に一旦データを保持するためのリフレッシュ時データ用退避メモリセル（第２メモリセル）ＲＭＣとが含まれる。 - 特許庁

To provide a nonvolatile semiconductor memory which comprises a memory cell array comprised of sidewall type memory cells, and is capable of block erasure equal with a flash memory.例文帳に追加

サイドウォール型メモリセルで構成されたメモリセルアレイを備え、且つ、フラッシュメモリと同等にブロック消去が可能な不揮発性半導体記憶装置を提供する。 - 特許庁

A memory device identifies a memory block including the sub-standard memory cell, determines a row address code, and applies the row address code to the memory block during refreshing.例文帳に追加

メモリ装置はサブスタンダードメモリセルを含むメモリブロックを識別し、ロウアドレスコードを決定してリフレッシュ動作の間にロウアドレスコードをメモリブロックに印加する。 - 特許庁

To provide a semiconductor memory device smaller in size of a memory cell and larger in memory capacity than a conventional ferroelectric memory.例文帳に追加

従来の強誘電体メモリと比べてメモリセルのサイズを縮小し、かつ、メモリ容量を増大させることができる半導体記憶装置を提供する。 - 特許庁

The nonvolatile magnetic thin film memory device has: a substrate; and a memory cell array composed of memory cells each having a magnetoresistance effect element, the memory cells being two-dimensionally arranged on the substrate.例文帳に追加

不揮発磁気薄膜メモリ装置は、基板と、その基板上に磁気抵抗効果素子を有するメモリセルが二次元状に配されたメモリセルアレイとを有している。 - 特許庁

To provide a method for operating a memory system, preventing the over-programming phenomenon of a memory cell, to provide a memory system and a memory card each including the method.例文帳に追加

メモリセルのオーバー−プログラム現象を防止することができるメモリシステムの動作方法並びにそれを含むメモリシステム及びメモリカードを提供する。 - 特許庁

By subjecting the end part of the memory cell to the PPC, the cell can be finished to the most end part of the cell into a desired dimension without increasing the cell area.例文帳に追加

メモリセル端部にＰＰＣを施すことにより、セル面積を増大させることなく、セルの最端部まで所望寸法に仕上げることができる。 - 特許庁

The fuse cell 1 is defined as a two-transistor type memory cell, which comprises a cell transistor 5 having an electric charge storage layer FG and a selection transistor 3 for selecting the cell transistor.例文帳に追加

フューズセル１を、電荷蓄積層ＦＧを有したセルトランジスタ５と、セルトランジスタを選択する選択トランジスタ３とを持つ２トランジスタ型メモリセルとする。 - 特許庁

On the other hand, the capacitor 82 and the capacitor 92 are provided in a dummy cell 80 and a dummy cell 90 respectively which are provided separately from the reference cell and the memory cell.例文帳に追加

一方、キャパシタ８２およびキャパシタ９２は、リファレンスセルおよびメモリセルと別に設けられたダミーセル８０およびダミーセル９０内にそれぞれ設けられている。 - 特許庁

When a defective cell is formed in the regular memory cells MC and the dummy memory cells DMC, replacement and relieving are performed by a redundant column 11C by a memory cell column unit.例文帳に追加

正規メモリセルＭＣおよびダミーメモリセルＤＭＣに不良が生じた場合には、冗長コラム１１Ｃによるメモリセル列単位での置換救済が行なわれる。 - 特許庁

By a bit line switch, a plurality of bit lines connected to memory cells of each memory cell array area are connected to a shared bit line formed in the memory cell array area.例文帳に追加

ビット線スイッチは、各メモリセルアレイ領域のメモリセルにそれぞれ接続される複数のビット線を、メモリセルアレイ領域に形成された共有ビット線にそれぞれ接続する。 - 特許庁

A memory call control part 5 includes a memory cell array, where the magnified/reduced image data is stored, and controls that the magnified/reduced image data is stored into the memory cell array.例文帳に追加

メモリセル制御部５は、拡大／縮小後の画像データが格納されるメモリセルアレイを含み、当該メモリセルアレイへの拡大／縮小後の画像データの格納を制御する。 - 特許庁

To provide a nonvolatile semiconductor memory equipped with a phase transition memory cell with which the micronization of the memory cell and the securement of a current driving ability of a switching transistor are made compatible.例文帳に追加

メモリセルの微細化およびスイッチングトランジスタの電流駆動能力確保を両立可能な相変化メモリセルを備えた不揮発性半導体記憶装置を提供する。 - 特許庁

To dissolve increase in parasitic capacitance load of word lines or reduction in yield due to wiring particles in a 6-transistor SRAM (static random access memory) memory cell having a horizontal memory cell layout.例文帳に追加

横型メモリセルレイアウトの６トランジスタ型ＳＲＡＭメモリセルにおいて、ワード線の寄生容量負荷の増大や、配線パーティクルによる歩留低下を解消する。 - 特許庁

To provide a semiconductor memory in which it can be detected easily whether a defective memory cell can be replaced by a spare memory cell even after packaging or not.例文帳に追加

パッケージングされた後でも不良なメモリセルをスペアメモリセルで置換することが可能か否かを容易に検知することが可能な半導体記憶装置を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device such that incidence of UL light on memory cell regions is suppressed in manufacturing processes and local variations in memory cell characteristics is suppressed.例文帳に追加

製造工程においてメモリセル領域へのＵＶ光の入射が抑えられ、メモリセル特性の局所的なバラツキが抑えられた不揮発性半導体記憶装置を提供する。 - 特許庁

To obtain a memory device with redundant memory cell defect relieving function which can realize accurately defect relieving for a redundant memory cell with appropriate and simple constitution.例文帳に追加

適切かつ簡潔な構成により冗長メモリセルについての欠陥救済を的確に実現できる冗長メモリセル欠陥救済機能付きメモリ装置を得る。 - 特許庁

The semiconductor memory has a memory cell array 110, a first selector 140, a second selector 150, a FIFO memory 160, and a deteriorated cell checker 170.例文帳に追加

半導体記憶装置は、メモリセルアレイ１１０と、第１の選択部１４０と、第２の選択部１５０と、ＦＩＦＯメモリ１６０と、劣化セル検査部１７０を備えている。 - 特許庁

The memory transistor and the driving transistor of the nonvolatile memory cell are formed on one and the same substrate, and the nonvolatile memory cell is provided which is transparent in a visible light region.例文帳に追加

本発明によれば、同一の基板上に形成されたメモリトランジスタ及び駆動トランジスタを備え、可視光領域で透明な不揮発性メモリセルを提供することができる。 - 特許庁

To provide a simple memory cell replacement method, a program for performing the method, and a semiconductor memory device realizing high speed restoration of a memory cell by the method.例文帳に追加

簡易なメモリセル置換方法と該方法を実行するためのプログラム、及び該方法により高速なメモリセルの修復を実現する半導体記憶装置を提供する。 - 特許庁

At this time, the readout operation of a second data group is preliminarily executed to the second memory cell group exclusive of the first memory cell group among the one set of the memory cells.例文帳に追加

また、この際、該１組のメモリセルのうちの第１のメモリセル群以外の第２のメモリセル群に対し、第２のデータ群の読み出し動作が、予備的に実行される。 - 特許庁

The semiconductor memory device for accessing the designated memory cell MC of a memory cell array 1 is provided with: a dummy row array 4, a dummy word line 5; and a timing controller 16.例文帳に追加

メモリセルアレイ１中の指定のメモリセルＭＣにアクセス可能な半導体装置において、ダミーロウアレイ４、ダミーワード線５、およびタイミングコントローラ１６などを備えている。 - 特許庁

The cache holding mechanism of a memory is mechanism having a temporary storage section 21 which can hold one part of stored information of a memory cell array as a sub-set with a memory cell array 20.例文帳に追加

メモリのキャッシュ保持機構は、メモリセルアレイ（２０）と共に、メモリセルアレイの記憶情報の一部をサブセットとして保有可能な一時記憶部（２１）を有する構成である。 - 特許庁

The semiconductor memory comprises: 2^n (n is positive integer) pieces of memory cell groups; a first decoder provided to each of 2^n pieces of memory cell groups; and a second decoder.例文帳に追加

半導体メモリは、２^ｎ（ｎは正の整数）個のメモリセルグループと、２^ｎ個のメモリセルグループの各々に対して設けられた第１デコーダと、第２デコーダとを有している。 - 特許庁

A current flowing in each memory cell indicates distribution 93 to 96 shown in a figure in accordance with memory states [00][01][10][11] of the memory cell in each current path.例文帳に追加

各メモリセルを流れる電流は、各電流経路でそれぞれ、メモリセルの記憶状態「００」「０１」「１０」「１１」に応じて図中に示す分布９３〜９６を示す。 - 特許庁

An information storing memory 9 is constituted of a first latch reading the memory cell and output of the memory cell, and a second latch reading output of the first latch.例文帳に追加

情報格納メモリ９は、メモリセルとメモリセルの出力を読み込む第１のラッチと、第１のラッチの出力を読み込む第２のラッチによって構成されている。 - 特許庁

This semiconductor integrated circuit device is provided with a memory cell array MCA including a memory cell having a ferroelectric capacitor as a memory element having first and second electrodes.例文帳に追加

半導体集積回路装置は、第１電極と第２電極とを有する記憶素子としての強誘電体キャパシタを有するメモリセルを含んだメモリセルアレイＭＣＡを有する。 - 特許庁

To provide a semiconductor memory device provided with a plurality of ports, which reduces a clock cycle required for data transfer between a common memory cell array and an exclusive memory cell array.例文帳に追加

共有メモリセルアレイと専用メモリセルアレイとの間のデータ転送に要するクロックサイクルを削減することのできる複数のポートを備える半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory in which data can be read continuously from a memory cell array or data can be written in the memory cell array even when addresses are discontinuous.例文帳に追加

アドレスが不連続の場合であっても、連続的に、メモリセルアレイからのデータの読み出し、あるいは、メモリセルアレイへのデータの書き込みが可能な半導体メモリを提供する。 - 特許庁