「Memory cell」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

SEMICONDUCTOR MEMORY DEVICE, FAILURE CELL ADDRESS PROGRAM CIRCUIT OF THE DEVICE AND METHOD THEREFOR例文帳に追加

半導体メモリ装置、及びその不良セルアドレスプログラム回路及び方法 - 特許庁

A memory cell region 90 for storing information and a peripheral region 80 provided so as to be adjacent to the memory cell region 90 are provided.例文帳に追加

情報を記憶するためのメモリセル領域９０と、メモリセル領域９０に隣接するように設けられた周辺領域８０とを備える。 - 特許庁

To perform a data reading operation only by accessing a selection memory cell.例文帳に追加

選択メモリセルに対するアクセスのみでデータ読出動作を実行する。 - 特許庁

This structure can make the area of a memory cell 4F^2 at minimum.例文帳に追加

このような構造でメモリセルの面積を最小で４Ｆ^２とできる。 - 特許庁

To form a nonvolatile memory cell and a high breakdown voltage MOS transistor on the same semiconductor chip without changing characteristics of the memory cell.例文帳に追加

不揮発性メモリセルの特性を変動させることなく、不揮発性メモリセルと高耐圧ＭＯＳトランジスタとを同一半導体チップ上に形成する。 - 特許庁

To realize micronization of an MRAM memory cell and prevention of wrong writing.例文帳に追加

ＭＲＡＭのメモリセルの微細化と誤書き込みの防止とを実現する。 - 特許庁

The memory cell transistor 10 has a control gate 15 and a floating gate 13.例文帳に追加

メモリセルトランジスタ１０は、制御ゲート１５と浮遊ゲート１３を有する。 - 特許庁

To provide an SRAM which can increase the stability of a memory cell.例文帳に追加

メモリセルの安定性を増すことができるＳＲＡＭを提供すること。 - 特許庁

The first one-dimensional conductor crosses the lower end of the first memory cell while the second one-dimensional conductor crosses the upper end of the second memory cell.例文帳に追加

第１の第１次元導体は第１のメモリセルの下端と交差し、第２の第１次元導体は、第２のメモリセルの上端と交差する。 - 特許庁

The memory cell transistor has a floating gate including a first floating gate.例文帳に追加

前記メモリセルトランジスタは、第１の浮遊ゲートを含む浮遊ゲートを有する。 - 特許庁

The multi-bit memory cell stores a first data bits by changing a first behavior of the multi-bit memory cell, and stores second data bits by changing a second behavior of the multi-bit memory cell.例文帳に追加

前記マルチビットのメモリセルは、前記マルチビットのメモリセルの第１特性を変えることによって第１データビットを貯蔵し、前記マルチビットのメモリセルの第２特性を変えることによって第２データビットを貯蔵する様に構成される。 - 特許庁

METHOD FOR READING PHASE-CHANGE MEMORY WITHOUT TRIGGERING RESET CELL THRESHOLD DEVICE例文帳に追加

リセットセル閾値デバイスをトリガすることなく相変化メモリを読み出す方法 - 特許庁

To provide a self-aligning method for forming a downsized memory cell having a novel structure, and to provide a memory cell array formed by using the same.例文帳に追加

サイズを減少し新規な構造を有するメモリセルを形成する自己整列型方法及びそれにより形成されたメモリセルアレーを提供する。 - 特許庁

Steering and bit lines are segmented along columns of a memory cell array.例文帳に追加

ステアリングラインとビットラインとはメモリセルアレイの列に沿ってセグメント化される。 - 特許庁

To provide a fin-type memory cell suitable for mixed mounting of a fin and a FET.例文帳に追加

Ｆｉｎ−ＦＥＴとの混載に適したＦｉｎ型メモリセルを提案する。 - 特許庁

The plate lines PL00-PLjm are prepared for every memory cell section 111.例文帳に追加

プレート線ＰＬ００〜ＰＬｊｍは、メモリセル部１１１ごとに設けられる。 - 特許庁

ELECTRIC POWER SUPPLY DEVICE, CELL, ELECTRIC APPARATUS, AND MEMORY EFFECT DETECTING METHOD例文帳に追加

電源供給装置、電池、電気機器、およびメモリ効果検出方法 - 特許庁

The device is provided with a memory cell array, a Y-gating circuit and a page buffer 122.例文帳に追加

メモリセルアレイ、Ｙ−ゲーティング回路、およびページバッファ１２２を備える。 - 特許庁

A memory cell array is divided into a plurality of memory cell blocks MBL1 and MBL2 that are to be units, respectively, for performing an erasing operation collectively.例文帳に追加

メモリセルアレイは、それぞれ、一括して消去動作を行なう単位となる複数のメモリセルブロックＭＢＬ１およびＭＢＬ２に分割されている。 - 特許庁

To generate a word line boosted voltage most suitable to a transistor of a memory cell.例文帳に追加

メモリセルのトランジスタに最適なワード線昇圧電圧を発生する。 - 特許庁

To provide a means of ensuring correct writing using an MRAM memory cell.例文帳に追加

MRAMメモリセルにより正確な書込みを行うための手段を提供する。 - 特許庁

To contrive the microfabrication of a memory cell consisting of a capacitor and two sets of switching elements, and improve the data retaining characteristics of the memory cell.例文帳に追加

１つのメモリセルが容量と２つのスイッチング素子からなるメモリセルの微細化を図るとともに、メモリセルのデータ保持特性の改善を図る。 - 特許庁

MAGNETIC STORAGE CELL, MAGNETIC MEMORY DEVICE, AND ITS MANUFACTURING METHOD例文帳に追加

磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 - 特許庁

To provide a semiconductor memory testing apparatus for shortening a time required for retrieving a singular cell such as a defective cell or the like included in a semiconductor memory.例文帳に追加

半導体メモリに含まれる不良セル等の特異セルの検索に要する時間を短縮できる半導体メモリ試験装置を提供する。 - 特許庁

RESISTIVE CROSS POINT MEMORY CELL ARRAY WITH CROSS COUPLE LATCHING SENSE AMPLIFIER例文帳に追加

クロスカップルラッチ型センス増幅器を有する抵抗性クロスポイントメモリセルアレイ - 特許庁

To improve reliability of reading/writing operation in an MRAM (magnetic RAM) device having a memory cell array in which a defective memory cell exists.例文帳に追加

欠陥のあるメモリセルが存在するメモリセルアレイを有するＭＲＡＭデバイスにおいて、読出しおよび書込み動作の信頼性を高めること。 - 特許庁

A reading element QR of the memory cell MC1 and a reading element QR of the memory cell MC2 are installed in the active region L3.例文帳に追加

さらに、活性領域Ｌ３には、メモリセルＭＣ１の読出し用素子ＱＲおよびメモリセルＭＣ２の読出し用素子ＱＲを共に配置する。 - 特許庁

In a probe test, a memory cell is made an over erasing state intentionally (step S201), and such state is made that excess electrons exist around the memory cell.例文帳に追加

プローブテストにおいて、メモリセルを故意に過消去状態にし（ステップＳ２０１）、メモリセル周辺に過剰に電子が存在する状態にする。 - 特許庁

MEMORY CELL, MANUFACTURING METHOD OF THE SAME, SEMICONDUCTOR STORAGE DEVICE AND ELECTRONIC EQUIPMENT例文帳に追加

メモリセル、メモリセルの製造方法、半導体記憶装置及び電子機器 - 特許庁

To evaluate an initial defective memory cell group even after redundancy saving.例文帳に追加

冗長救済後にも初期不良メモリセルグループの評価を可能とする。 - 特許庁

A spare array (SP#0) in which a spare memory cell is arranged is arranged commonly for plural normal sub-arrays in which plural normal memory cell are arranged.例文帳に追加

複数のノーマルメモリセルが配置されるノーマルサブアレイを複数個に対し共通にスペアメモリセルが配置されるスペアアレイ（ＳＰ♯０）を配置する。 - 特許庁

The magnetic memory cell includes a reference layer (320) having a preset magnetization.例文帳に追加

磁気メモリセルは、予め設定された磁化を有する基準層(320)を含む。 - 特許庁

MANUFACTURING METHOD OF MEMORY CELL, LASER IRRADIATION APPARATUS, AND LASER IRRADIATION METHOD例文帳に追加

記憶素子の作製方法、レーザ照射装置及びレーザ照射方法 - 特許庁

Thereby, access to the memory cell array is made in correct timing.例文帳に追加

これにより正しいタイミングでメモリセルアレイに対するアクセスが行われる。 - 特許庁

When data is programmed in a nonvolatile memory cell, the programming voltage are applied to the memory cell plural times while increasing gradually the programming voltage.例文帳に追加

不揮発性のメモリセルにデータをプログラムするときに、プログラム電圧を徐々に増加させながらこのプログラム電圧がメモリセルに複数回印加される。 - 特許庁

REFRESH-MODE DRIVING METHOD FOR SEMICONDUCTOR MEMORY, AND CELL DATA PROTECTING CIRCUIT例文帳に追加

半導体メモリ装置のリフレッシュモード駆動方法及びセルデータ保護回路 - 特許庁

At this time, when the data programmed to the memory cell require the program verification, the current is supplied to the memory cell from the sense amplifier.例文帳に追加

ここで、前記メモリセルにプログラムされたデータがプログラム検証を要する場合に、前記感知増幅器から前記メモリセルに電流が供給される。 - 特許庁

Each memory cell comprises an interdigital pair of latches and two PMOS access transistors.例文帳に追加

各メモリセルは、交差対ラッチと２つのＰＭＯＳアクセストランジスタを含む。 - 特許庁

To provide a semiconductor storage device which performs plural times of writing to a memory cell without extracting electrons from the memory cell.例文帳に追加

メモリセルに対して電子を引き抜く処理をすることなく、メモリセルに対して複数回の書込みができる半導体記憶装置を提供する。 - 特許庁

MEMORY CELL ARRAY HAVING FERROELECTRIC CAPACITOR AND METHOD OF MANUFACTURING THE SAME例文帳に追加

強誘電体キャパシタを有するメモリセルアレイおよびその製造方法 - 特許庁

To provide a magnetic random access memory MRAM capable of accurately determining data stored in a magnetic memory cell without using any reference cell.例文帳に追加

基準セルを使用せず、マグネチックメモリセルに貯蔵されたデータを正確に判別することができるマグネチックランダムアクセスメモリＭＲＡＭが提供される。 - 特許庁

A memory cell gate electrode GE of the memory cell MC is formed on an element region 13 of a semiconductor substrate 11 via a gate insulation film 31.例文帳に追加

半導体基板１１の素子領域１３上に、ゲート絶縁膜３１を介して、メモリセルＭＣのメモリセルゲート電極ＧＥが形成されている。 - 特許庁

METHOD FOR MANUFACTURING NON-VOLATILE SEMICONDUCTOR MEMORY CELL HAVING SEPARATE TUNNEL WINDOW例文帳に追加

分離トンネル窓を有する不揮発性半導体メモリセルの製造方法 - 特許庁

The time period Tw1 making the memory cell plate line CP to be Vcpw is 30 nanoseconds.例文帳に追加

メモリセルプレート線ＣＰをＶcpwとする時間Ｔw1は３０ナノ秒である。 - 特許庁

The semiconductor device includes: a first transistor of a MONOS-type nonvolatile memory cell; and a second transistor for controlling or driving the memory cell.例文帳に追加

半導体装置は、ＭＯＮＯＳ型不揮発性記憶セルの第１のトランジスタと、記憶セルを制御または駆動するための第２のトランジスタを含む。 - 特許庁