「Memory cell」に関連した英語例文の一覧と使い方(38ページ目) - Weblio英語例文検索

As the device can control information of the memory cell section being not operated for oneself, a user using this device may not control a defective memory cell section.例文帳に追加

正常に動作しないメモリセル部の情報を、本装置が自ら管理できるため、本装置を使用するユーザは、不良のメモリセル部を管理しなくてよい。 - 特許庁

When they are different, store operation is performed to a memory cell selected in a cycle immediately before, after that, recall operation is performed to a memory cell selected in this cycle.例文帳に追加

異なるときには直前のサイクルで選択されていたメモリセルにストア動作を行い、その後、今回のサイクルで選択されたメモリセルにリコール動作を行う。 - 特許庁

A gate transistor non-conducted by the control signal separates a corresponding memory cell from write-in voltage, and disables write-in for the memory cell.例文帳に追加

制御信号により非導通状態にされたゲートトランジスタは、対応するメモリセルを書き込み電圧から切り離して、メモリセルの書き込みを不可とする。 - 特許庁

The bank selector generates a bank selecting signal, and selects memory cell arrays alternately.例文帳に追加

バンクセレクタは、バンクセレクト信号を生成して、メモリセルアレイを交互に選択する。 - 特許庁

The yield of the memory cell and response speed are enhanced by driving a wordline with a voltage having an amplitude different from the logical amplitude of the memory cell.例文帳に追加

本発明は、メモリセルの論理振幅と異なる電圧でワード線を駆動することによって、メモリセルの歩留まり向上、応答速度の向上を図るものである。 - 特許庁

In the cell array 2, the memory cells are arranged in the state of a 2-dimensional matrix.例文帳に追加

セルアレイ２内にはメモリセルが２次元マトリクス状に配列されている。 - 特許庁

A writing/elimination element CWE of the memory cell MC1 and a writing/elimination element CWE of the memory cell MC2 are arranged in the active region L2.例文帳に追加

また、活性領域Ｌ２には、メモリセルＭＣ１の書込み／消去用素子ＣＷＥおよびメモリセルＭＣ２の書込み／消去用素子ＣＷＥを共に配置する。 - 特許庁

In the floating gate 6 of each nonvolatile memory cell 5, charges are stored.例文帳に追加

各不揮発性メモリセル５のフローティングゲート６には、電荷が蓄積されている。 - 特許庁

Interlayer connecting members are arranged in the memory cell that is identical or adjacent to the memory cell in which the second conductivity type well tap region is arranged.例文帳に追加

第２導電型のウェルタップ領域が配置されているメモリセルと同一またはそれに隣接するメモリセル内に、層間接続部材が配置されている。 - 特許庁

A sidewall film coats side surfaces of the gate of the end memory cell and side surfaces of the gate of the selection transistor between the end memory cell and the selection transistor.例文帳に追加

側壁膜が、端部メモリセルと選択トランジスタとの間において、端部メモリセルのゲートの側面および選択トランジスタのゲートの側面を被覆する。 - 特許庁

A diffusion layer B at the side of the memory cell M1 is connected to bit lines 23, 24.例文帳に追加

メモリセルＭ１側の拡散層Ｂは、ビット線２３，２４に接続される。 - 特許庁

Cell arrays CA10 to CA13 are arranged in a memory bank A in each bit and cell arrays CA20 to CA23 are similarly arranged in a memory bank correspondingly in each bit.例文帳に追加

メモリバンクＡにセルアレイＣＡ１０〜ＣＡ１３がビット毎に配置され、メモリバンクＢにセルアレイＣＡ２０〜ＣＡ２３が同様にビット毎に対応して配置されている。 - 特許庁

Then, based on the result of the determination, it is determined whether to determine a defective memory cell or to terminate the determination and write data to a main memory cell.例文帳に追加

その後、当該判定結果を基に、さらに不良メモリセルの判定を行うか、あるいは、判定を終えてメインメモリセルにデータの書き込みを行うか、決定する。 - 特許庁

On the other hand, when a signal TM is in an activated state and a signal RAr is in a non-activated state, replacement operation of the regular memory cell and the redundancy memory cell is stopped.例文帳に追加

一方、信号ＴＭが活性で、信号ＲＡｒが不活性ならば、正規メモリセルと前記冗長メモリセルとの置換動作を停止する。 - 特許庁

To provide a method of manufacturing a memory cell, which eliminates variations in channel length in a nonvolatile memory cell of a MOS structure for improving reliability in characteristics.例文帳に追加

ＭＯＳ構造をした不揮発性メモリセルにおけるチャンネル長のばらつきを解消し、特性の信頼性を高めたメモリセルの製造方法を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory in which batch read/ write can be carried out without replacing a defective memory cell by a redundant cell array.例文帳に追加

欠陥メモリセルを冗長セルアレイにより置き換えなくとも一括書き込み／消去試験を可能とした不揮発性半導体記憶装置を提供する。 - 特許庁

The device is equipped with at least one magnetic memory cell (302).例文帳に追加

特定の実施形態では、少なくとも１つの磁気メモリセル(302)が提供される。 - 特許庁

Thus, the amount of accumulated charge of the memory cells is increased by the simple constitution, and the operation margin of the DRAM (memory cell array) is improved and also the dummy cell can be made unnecessary.例文帳に追加

これにより、簡単な構成でメモリセルの蓄積電荷量を増加させ、ＤＲＡＭ（メモリセルアレイ）の動作マージンを向上させると共に、ダミーセルを不要にできる。 - 特許庁

Write digit lines WDL are arranged corresponding to each row of the memory cell.例文帳に追加

メモリセルの各行に対応してライトディジット線ＷＤＬが配置される。 - 特許庁

The memory cell array has a rewritable area, and a read-only area.例文帳に追加

メモリーセルアレイは、書き換え可能領域と、読み出し専用領域と、を有する。 - 特許庁

To provide a MRAM memory cell array in which writing having high stability and reliability is realized suppressing a semi-selection error of the memory cell to the minimum.例文帳に追加

メモリセルの半選択エラーを最小限に抑えつつ、安定性および信頼性の高い書き込みを実現したＭＲＡＭメモリセルアレイを提供すること。 - 特許庁

The state detection section 4 detects the state of the reference memory cell 3a.例文帳に追加

状態検出部４は、参照メモリセル３ａの状態を検出する。 - 特許庁

METHOD OF ERASING CHARGE FROM ELECTRICAL PATH AND FLOATING GATE OF MEMORY CELL例文帳に追加

電気経路およびメモリセルのフローティングゲートから電荷を消去する方法 - 特許庁

SEMICONDUCTOR DEVICE INCLUDING MULTI-BIT NON-VOLATILE MEMORY CELL AND MANUFACTURE METHOD THEREFOR例文帳に追加

マルチビット不揮発性メモリセルを含む半導体素子及びその製造方法 - 特許庁

By control instructions from a CPU 13, memory cell data MD read out from a memory cell 16 are stored in a page buffer 15 through a verification circuit 14.例文帳に追加

ＣＰＵ１３からの制御命令により、メモリセル１６から読み出されたメモリセルデータＭＤがベリファイ回路１４を介してページバッファ１５に格納される。 - 特許庁

After data has been written into a memory cell array in response to an internal address signal, read data from each memory cell is compared with expectation value data.例文帳に追加

内部アドレス信号に応じて、メモリセルアレイにデータの書込みを行なった後、読出動作において、各メモリセルからの読出データと期待値データの比較を行なう。 - 特許庁

Thus, bit line currents simultaneously flow in a memory cell array MCA and a reference memory cell array RMCA and a high speed sensing operation is conducted.例文帳に追加

そのため、メモリセルアレイＭＣＡとリファレンスメモリセルアレイＲＭＣＡとにおいて同時にビット線電流が流れ、高速なセンス動作を行なうことが可能となる。 - 特許庁

The second conductive layer 10 is wiring common in adjacent memory cell columns.例文帳に追加

第二導電層１０は、隣接するメモリセルカラムに共通の配線となる。 - 特許庁

NON-VOLATILE MEMORY DEVICE WITH BULK BIAS CONTACT STRUCTURE IN CELL ARRAY REGION例文帳に追加

セルアレー領域内にバルクバイアスコンタクト構造を備える不揮発性メモリ素子 - 特許庁

A bit line is connected to the memory cell of a corresponding column while a word line is arrayed almost orthogonally to the bit line, connected to the memory cell of corresponding row.例文帳に追加

ビット線は対応するカラムのメモリセルに接続され、ワード線ＷＬは、ビット線とほぼ直交して配列され、対応するロウのメモリセルに接続されている。 - 特許庁

Each memory cell stores a plurality of data corresponding to a plurality of potential ranks.例文帳に追加

各メモリセルは、複数の電位ランクに対応した複数のデータを記憶する。 - 特許庁

To securely write back for a memory cell depleted when erasing.例文帳に追加

消去時において、デプリートしたメモリセルに対して確実に書き戻しを行う。 - 特許庁

Further, a memory cell over-erased is discovered by the second verifying operation, software program operation is performed for the memory cell (S4).例文帳に追加

さらに、過剰消去になったメモリセルが上記第２のベリファイ動作によって発見されたときそのメモリセルに対してソフトプログラム動作を行う（Ｓ４）。 - 特許庁

MEMORY CELL, STORAGE CIRCUIT BLOCK, DATA WRITE METHOD AND DATA READ METHOD例文帳に追加

メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法 - 特許庁

CODED CELL OF NON-VOLATILE FERROELECTRIC MEMORY DEVICE AND DRIVING METHOD THEREOF例文帳に追加

不揮発性強誘電体メモリ装置のコード化セル及びその駆動方法 - 特許庁

MAPPING APPARATUS AND METHOD FOR NONVOLATILE MEMORY SUPPORTING DIFFERENT CELL TYPES例文帳に追加

異種セルタイプを支援する不揮発性メモリのためのマッピング装置および方法 - 特許庁

This semiconductor device is provided with a memory cell block and a sense amplifier band.例文帳に追加

本発明による半導体装置は、メモリセルブロックと、センスアンプ帯とを備える。 - 特許庁

Each pace buffer P/B latches program data for a selected memory cell.例文帳に追加

各ページバッファＰ／Ｂは、選択されたメモリセルに対するプログラムデータをラッチする。 - 特許庁

A gate of a transistor constituting each memory cell extends in a row direction.例文帳に追加

各メモリセルを構成するトランジスタのゲートは、行方向に沿って延在する。 - 特許庁

Row decoders 4a and 4b are provided in every memory cell arrays 1a and 1b, and a plurality of memory cell arrays 1a and 1b are formed in a common well region 2.例文帳に追加

本発明は、メモリセルアレイ（１ａ、１ｂ）毎にロウデコーダ４ａ、４ｂを備え、且つ、複数のメモリセルアレイ１ａ、１ｂが共通ウェル領域２に形成される。 - 特許庁

The cell unit comprises a memory string, a first transistor, a second transistor, and a diode.例文帳に追加

セルユニットは、メモリストリング、第１トランジスタ、第２トランジスタ、及びダイオードを備える。 - 特許庁

A word driver supplies a high-level voltage to the word line when accessing a memory cell and supplies a low-level voltage to the word line when not accessing the memory cell.例文帳に追加

ワードドライバは、メモリセルのアクセス時に高レベル電圧をワード線に供給し、メモリセルの非アクセス時に負電圧である低レベル電圧をワード線に供給する。 - 特許庁

To provide a semiconductor memory device of FeRAM in which area of a memory cell is reduced and a dummy cell and reference voltage are not required in read data.例文帳に追加

メモリセルの面積を小さくしながら、データの読出しにおいてダミーセルやリファレンス電圧を不要にしたＦｅＲＡＭの半導体記憶装置を提供する。 - 特許庁

A memory cell array is provided with one common line (CL<0>-CL<1>) per two bit lines (BL<0>-BL<3>) and a memory cell of an adjacent column shares the common line.例文帳に追加

メモリセルアレイにおいて、２つのビット線（ＢＬ＜０＞−ＢＬ＜３＞）あたり１つのコモン線（ＣＬ＜０＞−ＣＬ＜１＞）を設け、隣接列のメモリセルでコモン線を共有する。 - 特許庁

TRANSISTOR WITH ULTRA-SHORT GATE SHAPE AND MEMORY CELL, AND METHOD OF MANUFACTURING THEM例文帳に追加

非常に短いゲート形状を有するトランジスタとメモリセルの製造方法 - 特許庁