「Memory cell」に関連した英語例文の一覧と使い方(64ページ目) - Weblio英語例文検索

A status is stored according to the existence of the insulation film covering the electrode surface at a specified memory cell position.例文帳に追加

メモリセル位置の電極表面に対する被覆絶縁膜の有無により状態を記憶する。 - 特許庁

To reduce the in-array positional dependency of the source resistance of a memory cell.例文帳に追加

不揮発性半導体記憶装置において、メモリセルのソース抵抗のアレイ内位置依存性を低減する。 - 特許庁

Accordingly, the electric characteristics of the reference memory cell MC_REF are highly accurately measured.例文帳に追加

したがって、リファレンスメモリセルＭＣ＿ＲＥＦの電気的特性を高精度に測定することができる。 - 特許庁

Thus, the corrected data is written back in the memory cell MC during a reading cycle.例文帳に追加

このため、読み出しサイクル中に、誤りを訂正したデータをメモリセルＭＣに書き戻すことができる。 - 特許庁

When compared results do not coincide, data from a memory cell are read out and outputted as read-out data.例文帳に追加

比較結果が一致しない場合、メモリセルからのデータを読み出しデータとして出力する。 - 特許庁

To secure the reliability of both of two writing wirings by optimizing the structure of a memory cell.例文帳に追加

メモリセル構造の最適化を図ることで２つの書き込み配線の信頼性を共に確保する。 - 特許庁

To improve the soft error resistance of an SRAM memory cell without increasing a chip size.例文帳に追加

チップサイズを増大させることなくＳＲＡＭのメモリセルのソフトエラーに対する耐性を向上する。 - 特許庁

A nonvolatile memory cell 100 is driven based on output voltage of this boosting circuit 10.例文帳に追加

この昇圧回路１０の出力電圧に基づいて、不揮発性メモリセル１００が駆動される。 - 特許庁

To provide a magnetic memory cell comprising a reference layer which is pinned and which does not require a magnetization direction.例文帳に追加

ピン留めされた磁化の向きを必要としないリファレンス層を有する磁気メモリセルの提供。 - 特許庁

A common buffer memory section 301 stores a received ATM cell, which is shared by each connection.例文帳に追加

共通バッファメモリ部３０１は、入力されたＡＴＭセルを記憶し、各コネクションで共有さる。 - 特許庁

Therefore, operation speed in accessing a memory cell can be improved, and a leak current on standby can be reduced.例文帳に追加

このため、メモリセルのアクセス時の動作速度を向上でき、スタンバイ時のリーク電流を削減できる。 - 特許庁

To provide a non-volatile memory cell structure having an electric charge trap film and a manufacturing method of the same.例文帳に追加

電荷トラップ膜を有する不揮発性メモリセル構造物及びその製造方法を提供する。 - 特許庁

To initialize a static memory cell at a high speed without increasing the size of a chip and a peak current.例文帳に追加

チップサイズおよびピーク電流を増加することなくスタティックメモリセルを高速に初期化する。 - 特許庁

To provide a nonvolatile semiconductor memory unit with a bit line extending on one side region of a cell array.例文帳に追加

ビットラインがセルアレイの一側領域に延在する不揮発性半導体メモリ装置の提供 - 特許庁

The zero-dimensional surface element 100 of each cell located on the object surface is stored in a memory.例文帳に追加

オブジェクトのサーフェスに位置する各セルのゼロ次元サーフェスエレメント１００をメモリに格納する。 - 特許庁

After that, while switching from one to another of soft erasing voltages differing in level, data in the memory cell are erased.例文帳に追加

その後、順次、電圧の異なるソフトイレース電圧に切り替えながらメモリセルのイレースを行う。 - 特許庁

A memory cell 202 includes a phase change material 204 arranged in an insulation material 206.例文帳に追加

メモリセル２０２は、絶縁材料２０６内に配置された相変化材料２０４を含んでいる。 - 特許庁

The redundant address region holds a second address indicating a defective memory cell as address information.例文帳に追加

冗長アドレス領域は、不良のメモリセルを示す第２アドレスをアドレス情報として保持する。 - 特許庁

To provide a semiconductor device capable of suppressing degradation of charge retention characteristics of a nonvolatile memory cell.例文帳に追加

不揮発性メモリセルの電荷保持特性の劣化の抑制を図れる半導体装置を提供する。 - 特許庁

This invention provides a method of reading and identifying a two-bit core cell in a memory device.例文帳に追加

本発明によれば、メモリ素子内の２ビットコアセルを読み出し及び確認する方法が与えられる。 - 特許庁

In other words, the capacity value C detectable by the capacity 3 in each memory cell 4 becomes different.例文帳に追加

換言すれば、各メモリセル４における容量３で検出できる容量値Ｃが変わる。 - 特許庁

To mount many cell buffer circuits onto a circuit even if a counter is configured by using a memory.例文帳に追加

メモリを使用してカウンタを構成した場合でも多数のセルバッファ回路を搭載可能にする。 - 特許庁

To provide a dynamic random access memory cell which can obtain high-speed operation by making the capacitance of a bit line small.例文帳に追加

ビット線の容量を小さくし、高速動作が得られるダイナミックランダムアクセスメモリを得ること。 - 特許庁

MAGNETORESISTIVE ELEMENT, MAGNETORESISTIVE MEMORY CELL AND METHOD FOR STORING DIGITAL SIGNAL例文帳に追加

磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法 - 特許庁

To provide a semiconductor memory device in which propagation of leakage current due to a defective cell can be suppressed.例文帳に追加

不良セルによるリーク電流の伝播を抑制可能な半導体記憶装置を提供する。 - 特許庁

On a silicon substrate 2, a memory cell area 70 and an alignment mark area 80 are set.例文帳に追加

シリコン基板２には、メモリセル領域７０およびアライメントマーク領域８０が設定されている。 - 特許庁

NONVOLATILE SEMICONDUCTOR MEMORY CELL AND DATA WRITING CONTROL METHOD IN THE SAME例文帳に追加

不揮発性半導体メモリセル、及び不揮発性半導体メモリセルにおけるデータ書き込み制御方法 - 特許庁

A memory cell structure 10 comprises a plurality of bit lines 12 and word lines 14 across them.例文帳に追加

メモリ・セル構造（１０）であって、 複数のビット線（１２）と、それに交差するワード線（１４）とを含む。 - 特許庁

The memory structure has a contact block (1), and cell blocks (2-9) adjacent to the contact block (1).例文帳に追加

メモリ構造物は、接続区画（１）と、該接続区画（１）に隣接するセル区画（２〜９）とを有する。 - 特許庁

To provide a twin MONOS memory cell in which two storage sites exist under one word gate.例文帳に追加

２つの記憶サイトが１つのワードゲートの下にあるツインＭＯＮＯＳメモリ・セルを提供すること。 - 特許庁

To provide a flash memory device that improves coupling ratio of a cell and method of manufacturing the same.例文帳に追加

セルのカップリング比を向上させるフラッシュメモリ素子及びその製造方法を提供すること。 - 特許庁

Transistor gate wirings TGLA, TGLB are arranged along the Y direction for each memory cell column.例文帳に追加

メモリセル列ごとに、Ｙ方向に沿ってトランジスタゲート配線ＴＧＬＡ，ＴＧＬＢが配置される。 - 特許庁

Each of the memory cell 11 stores, for example, plural bits being 3 other than integer power of 2.例文帳に追加

メモリセル１１の各々は、２の整数べきでない、例えば、３である複数のビットを記憶する。 - 特許庁

The second load element includes an end connected with a bit line of a reference cell array within the flash memory device.例文帳に追加

第２負荷素子は、フラッシュメモリ装置内の基準セルアレイのビットラインに一端が連結される。 - 特許庁

To simplify connection between the upper electrode of a ferroelectric capacitor and each of cells of a memory cell transistor.例文帳に追加

強誘電体キャパシタの上部電極とメモリセルトランジスタの１セル毎の接続を簡略化する。 - 特許庁

To form a CMOS transistor and memory cell transistor with no degradation in reliability and performance.例文帳に追加

信頼性及び性能を悪化させること無くＣＭＯＳトランジスタとメモリセルトランジスタとを形成する。 - 特許庁

The control circuit is provided adjacent to the first non-volatile memory cell in a first direction.例文帳に追加

上記制御回路を上記第１の不揮発性メモリセルと第１の方向に隣接して配置する。 - 特許庁

To reduce dispersion of threshold voltage of a memory cell after writing of data.例文帳に追加

本発明は、データ書き込み後のメモリセルの閾値電圧のばらつきを少なくすることを特徴とする。 - 特許庁

Error correction when data of four bits is read and written for a memory cell is performed for each bit group.例文帳に追加

メモリセルに対して４ビットのデータを読み書きする際の誤り訂正をビットグループ毎に行う。 - 特許庁

At the time of refresh, an error is corrected by the error corrector 6, and data after correction is written in the memory cell array 5.例文帳に追加

リフレッシュ時には、エラーコレクタ６でエラーを訂正し、訂正後のデータをメモリセルアレイ５に書き込む。 - 特許庁

And read-out operation of a memory cell MC selected by activation of a word line and the like are performed.例文帳に追加

そして、ワード線の活性化により選択されたメモリセルMCの読み出し動作等が実行される。 - 特許庁

A cell 400 which detects a fault when accessing a memory 300 sends a fault report to a service processor 600.例文帳に追加

メモリ300 のアクセス時に障害を検出したセル400 は、サービスプロセッサ600 へ障害報告を送出する。 - 特許庁

To improve the rewriting durability of a memory cell and to remarkably improve the reliability for reading data.例文帳に追加

メモリセルの書き換え耐性の向上、およびデータ読み出しの信頼性を大幅に向上する。 - 特許庁

To provide an SRAM memory cell which does not require a pull-up transistor and to provide a method for manufacturing the same.例文帳に追加

プルアップトランジスタを必要としないＳＲＡＭメモリセル及びその製造方法を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor device which optimizes a depth of a wiring trench between a memory cell array region and a peripheral circuit region.例文帳に追加

メモリセルアレイ領域と周辺回路領域との配線溝の深さを最適化する。 - 特許庁