「Memory cell」に関連した英語例文の一覧と使い方(68ページ目) - Weblio英語例文検索

When three word lines are simultaneously activated from one cell array block, a redundancy cell to replace a defective memory cell connected to one of the three word lines is selected.例文帳に追加

一つのセルアレイブロックから三つのワードラインを共に活性化させる場合、前記三つのワードラインのいずれか一つに結合された不良メモリセルを代替するリダンダンシーセルを選択する。 - 特許庁

A load cell 5 transmits a detected load signal to a CPU 1 and memorizes an output of the load cell 5 as an offset when the load of the load cell 5 shows zero in the memory 3 for a calibration quantity.例文帳に追加

ロードセル５は検出した荷重信号をＣＰＵ１し、キャリブレーション量記憶装置３にはロードセル５の荷重がゼロの時のロードセル５の出力をオフセット量として記憶する。 - 特許庁

A high voltage comparison cell and a low voltage comparison cell are coupled to each of two sense amplifiers for supplying two discrete reference voltages for comparison with a memory cell voltage.例文帳に追加

高電圧比較セルおよび低電圧比較セルが、メモリセル電圧と比較するための２つの別個の基準電圧を供給する２つのセンス増幅器のそれぞれに結合されている。 - 特許庁

To provide cell arrangement in which data destruction in a memory cell pair of a half-select state, which is concern during write operation of a high reliability mode, is prevented, in a semiconductor memory in which bit reliability of a memory cell can be changed dynamically in accordance with an application and a memory status, stability of operation is secured, and low power consumption and high reliability can be achieved.例文帳に追加

アプリケーションやメモリ状況に応じてメモリセルのビット信頼性を動的に変化させることができ、動作の安定性を確保して低消費電力化および高信頼性化を実現できる半導体メモリにおいて、高信頼モードの書込み動作時に懸念される、ハーフセレクト状態のメモリセルペアにおけるデータ破壊を防止するセル配置を提供する。 - 特許庁

In a flash memory having, for example, a single gate type memory cell consisting of a gate electrode provided through a thin electric charge trap layer on a semiconductor substrate, the device is characterized in that after data is written in the memory cell, a short pulse is applied to the memory cell so that one part of electrons is eliminated from the electric charge trap layer.例文帳に追加

半導体基板上の薄い電荷トラップ層を介して設けられたゲート電極からなる例えば単ゲート型メモリセルを有するフラッシュメモリにおいて、前記メモリセルに対してデータ書込み後、前記電荷トラップ層から電子を一部排除するよう前記メモリセルに対して短パルスを加えることを特徴とする不揮発性半導体メモリ。 - 特許庁

A semiconductor device has at least one memory block each including many memory cells each storing data, and a block state confirmation cell storing information indicating that up to what number of data bits in the memory cell the data is written; and a controller reading the data bits stored in the block state confirmation cell from the memory block.例文帳に追加

本発明は、データをそれぞれ保存する多数のメモリセルと、メモリセルにデータの何番目のビットまで記入されているかに関する情報を保存するブロック状態確認セルとをそれぞれ備える少なくとも一つのメモリブロック；ブロック状態確認セルに保存されたビットのみ、メモリブロックからデータを読み取るコントローラを備える半導体装置である。 - 特許庁

First of all, data read from a memory cell during refresh operation is not written back to a memory soon but is saved in a refreshing sense amplifier 9-2.例文帳に追加

まず、リフレッシュ動作時にメモリセルから読み出したデータをすぐにメモリセルに書き戻さずに、リフレッシュ用のセンスアンプ9-2内にデータを退避させておく。 - 特許庁

To reduce the erroneous writing to a memory cell MC0 caused by an excessive boost voltage of a channel in a NAND type flash memory.例文帳に追加

本発明は、ＮＡＮＤ型フラッシュメモリにおいて、チャネルのブースト電圧過多によるメモリセルＭＣ０の誤書き込みを低減できるようにする。 - 特許庁

To provide a semiconductor memory provided with a sense amplifier in which reduction of electric charges holding capability of a memory cell can be suppressed and malfunction can be prevented.例文帳に追加

メモリセルの電荷保持能力の低下を抑制することができ、誤動作を防止できるセンスアンプを備えた半導体記憶装置を提供する。 - 特許庁

An in-device cell sent through each system is given to and stored in each WDATA terminal of a memory 10 of its own system and a memory 12 of other system.例文帳に追加

各系を伝送する装置内セルは、自系メモリ１０および他系メモリ１２の各ＷＤＡＴＡ端子に入力し、記憶される。 - 特許庁

In this ultraviolet erasable semiconductor memory, the channel width W_A of a MOSFET of one side of the two MOSFETs constituting the memory cell is formed narrower than the channel width W_B of the MOSFET of another side.例文帳に追加

メモリセルを構成する２つのＭＯＳＦＥＴの一方のチャネル幅Ｗ_Ａを他方のチャネル幅Ｗ_Ｂより狭く形成する。 - 特許庁

To sufficiently achieve both various characteristics of a memory cell transistor and a cut off characteristic of a select gate transistor in a NAND type flash memory.例文帳に追加

ＮＡＮＤ型フラッシュメモリにおけるメモリセルトランジスタの様々な特性と選択ゲートトランジスタのカットオフ特性とを共に良好に実現する。 - 特許庁

To provide an FET-type ferroelectric memory cell to and from which a plurality of bid data can be written and read, and an FET-type ferroelectric memory.例文帳に追加

複数ビットデータの書き込みと読み出しとが可能なＦＥＴ型強誘電体メモリセルおよびＦＥＴ型強誘電体メモリを提供する。 - 特許庁

To provide a high-density flash memory matrix comprising a memory cell capable of storing many bits, the number of which is far larger than two.例文帳に追加

その数が２を遙かに超える多数のビットを格納する能力のあるメモリ・セルを備える高密度のフラッシュ・メモリ・マトリクスの開示を提供する。 - 特許庁

To provide a thin film magnetic memory device that can read data at a high speed only by accessing a selected memory cell.例文帳に追加

選択メモリセルに対するアクセスのみでデータ読出動作を実行する薄膜磁性体記憶装置において、データ読出動作を高速化する。 - 特許庁

To shorten a rewriting time of a nonvolatile semiconductor memory device and to suppress deterioration in reliability of a tunnel insulation film of a nonvolatile memory cell.例文帳に追加

不揮発性半導体記憶装置の書換時間を短縮しかつ不揮発性メモリセルのトンネル絶縁膜の信頼性の劣化を抑制する。 - 特許庁

A memory cell array includes, as a physical block, a set of NAND strings having word lines respectively connected to a plurality of memory cells in common.例文帳に追加

メモリセルアレイは、複数のメモリセルそれぞれに接続されたワード線を共通にもつＮＡＮＤストリングの集合を物理ブロックとして有する。 - 特許庁

The memory comprises a memory cell 1 connected to a bit line L for holding data, and a bipolar transistor 6 whose base is connected to the bit line.例文帳に追加

このメモリは、ビット線ＢＬに接続され、データを保持するメモリセル１と、ビット線ＢＬにベースが接続されたバイポーラトランジスタ６とを備えている。 - 特許庁

To provide a trigger component constituted so that a unipolar memory element is selectively and electrically coupled to a bit line for the access to a memory cell.例文帳に追加

メモリセルへのアクセスのために、ユニポーラメモリ素子をビット線に選択的かつ電気的に結合するように構成されたトリガ部品を提供する。 - 特許庁

Thereby, erasure/write-in operation is performed only for data of the memory cell being an object of rewriting, and reliability of memory operation is enhanced.例文帳に追加

これにより、書き換え対象となるメモリセルのデータのみについて、消去／書き込み動作を実行し、メモリ動作の信頼性の向上を図る。 - 特許庁

To prevent a data destruction of a non-selecting memory cell in a ferroelectric memory by fixing plate lines of other than non-selecting address to low level.例文帳に追加

強誘電体メモリにおいて、非選択アドレス以外のプレート線をローレベルに固定することにより非選択メモリセルのデータ破壊を防止する。 - 特許庁

This semiconductor storage device is a two way set associative cache memory constituted of a DRAM in which memory cell arrays Way0 and Way1 are provided.例文帳に追加

半導体記憶装置は、メモリセルアレイＷａｙ０及びＷａｙ１が設けられたＤＲＡＭから構成される２ウェイセットアソシアティブキャッシュメモリである。 - 特許庁

Thus, the redundant memory cell array stores the number of repair times, thereby quickly determining a memory repair state.例文帳に追加

このように、不良救済回数を記憶する冗長メモリセルアレイを設けることで、不良救済状態を素早く把握することが可能となる。 - 特許庁

A memory cell array 110 is provided with source wires SN0 to SN(n-2)/2 in the portion of one source wire to memory cells for two lines adjacent to each other.例文帳に追加

メモリセルアレイ１１０には、互いに隣り合う２行分のメモリセルに対して１つの割合で、ソース線ＳＮ０〜ＳＮ（ｎ−２）／２、が設けられる。 - 特許庁

To provide a semiconductor memory device or the like that properly reads binary information stored in a memory cell provided with a magnetic resistance change element.例文帳に追加

磁気抵抗変化素子を備えたメモリセルに記憶された２値の情報を適切に読み出すことができる半導体記憶装置等を提供する。 - 特許庁

A high-k dielectric layer can be patterned to allow the formation of a non-memory transistor together with a process of forming the flash memory cell.例文帳に追加

ｈｉｇｈ−ｋ誘電体層は、フラッシュメモリセルを形成するプロセスとともに、非メモリトランジスタの形成を可能にするようにパターニングされ得る。 - 特許庁

The semiconductor memory device comprises a memory cell array, a plurality of work lines, a plurality of bit lines, a data line, a plurality of selector circuits, a precharge circuit, and a pull-down circuit.例文帳に追加

メモリセルアレイと、複数のワード線と、複数のビット線と、データ線と、複数のセレクタ回路と、プリチャージ回路と、プルダウン回路とを備えている。 - 特許庁

A physical arrangement of a memory cell constituting a semiconductor memory is made into a pattern, and a coordinate transformation program is created by using the obtained pattern.例文帳に追加

前記半導体装置を構成するメモリセルの物理的配置をパターン化し、前記得られたパターンを用いて座標変換プログラムを作成する。 - 特許庁

To provide a ferroelectric memory device in which malfunction can be suppressed and an operating method for a memory cell consisting of ferroelectric capacitors.例文帳に追加

誤動作を抑えることができる、強誘電体メモリ装置および強誘電体キャパシタからなるメモリセルに対する動作方法を提供する。 - 特許庁

To provide a ferroelectric memory having MFMIS structure which is provided with a rewrite function for a ferroelectric memory cell having MFMIS structure and which can perform a rewrite mode.例文帳に追加

MFMIS 構造の強誘電体メモリセルに対するリライト機能を備え、リライトモードを実行可能なMFMIS 構造の強誘電体メモリを提供する。 - 特許庁

Thereby, all bits B0-B15 of data read from a memory cell array 2 become '0', and the universal memory 1 comes into a lock state that the data are protected.例文帳に追加

これにより、メモリセルアレイ２から読み出されるデータは全ビットＢ０〜Ｂ１５が“０”となり、ユニバーサルメモリ１はデータが保護されたロック状態となる。 - 特許庁

An erase operation is carried out while changing the level of the erase operation voltage until erasure in all the memory cells 310 included in the memory cell block.例文帳に追加

メモリセルブロックに含まれる全メモリセル３１０が消去されるまで消去動作電圧のレベルを変更しながら消去動作を行う。 - 特許庁

To provide an associative memory in which the circuit area is small and redundancy relieving of memory cell rows is performed in a simple constitution.例文帳に追加

回路面積が小さく、また簡易な構成でメモリセル行の冗長救済を実行する連想メモリを提供することを目的とする。 - 特許庁

To provide a semiconductor memory device that increases the coupling capacity in which a control gate is coupled with a floating gate even when a memory cell is microfabricated.例文帳に追加

メモリセルを微細化してもコントロールゲートとフローティングゲートとの結合容量を増大さることができる半導体記憶装置を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device which is not influenced by a defective memory cell even if micro-fabrication develops, and provides a high yield.例文帳に追加

微細化が進展しても欠陥メモリセルの影響を受けず、高い歩留りを得ることができる不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device in which data can be stably written in a memory cell which does not need a capacitor and to provide a method for manufacturing the same.例文帳に追加

キャパシタの不要なメモリセルに安定的にデータを書き込むことが可能な半導体メモリ装置およびその製造方法を提供する。 - 特許庁

According to the method, it is possible to accurately measure the resistance of the resistive memory element immediately after recording the data into the cell of the resistive memory element.例文帳に追加

前記方法によると、抵抗メモリ素子のセルにデータを記録した直後の抵抗メモリ素子の抵抗を正確に測定することができる。 - 特許庁

The magnetic random access memory cell includes a magnetic tunnel junction being formed of an insulating layer included between a sense layer and a memory layer.例文帳に追加

本発明は、センス層および記憶層間に含まれる絶縁層から形成された磁気トンネル接合部を含む磁気ランダムアクセスメモリセルに関する。 - 特許庁

To provide a semiconductor memory device, capable of reducing the power consumption of an overall memory cell array, and facilitating manufacture with high reliability.例文帳に追加

メモリセルアレイ全体の消費電力を削減することが可能であり、且つ製造が容易で信頼性の高い半導体記憶装置を提供する。 - 特許庁

The semiconductor memory device includes first and second memory cell blocks 1a and 1b, and a wiring reconnection portion provided therebetween.例文帳に追加

第１及び第２メモリセルブロック１ａ及び１ｂと、それらの間に設けられた配線つなぎ替え部と、を備えた半導体記憶装置を提供する。 - 特許庁

Third lines (WL) are formed successively over both ends of the memory cell array along the second axis and are connected with second ends of the memory cells.例文帳に追加

第３配線（WL）は、第２軸に沿ってメモリセルアレイの両端に亘って連続的に形成され、複数のメモリセルの第２端と接続されている。 - 特許庁

To provide a nonvolatile semiconductor memory capable of easily identifying a memory cell in a state of excessive writing, and a method for testing the same.例文帳に追加

過書き込み状態のメモリセルを容易に特定することが可能な不揮発性半導体記憶装置及びその試験方法を提供する。 - 特許庁

NONVOLATILE MEMORY CELL EQUIPPED WITH RESISTIVE LAYERS OF MULTILAYER STRUCTURE AND MANUFACTURING METHOD THEREFOR, AS WELL AS, RESISTANCE VARIABLE NONVOLATILE MEMORY DEVICE USING THE SAME例文帳に追加

多層構造の抵抗層を備える不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリ装置 - 特許庁

To provide a semiconductor memory device reduced in circuit area in a configuration in which memory cell arrays are divided into blocks.例文帳に追加

本発明は、メモリセルアレイがブロックに分割された構成において、回路面積を削減した半導体記憶装置を提供することを目的とする。 - 特許庁

In a flash memory, a trench 1a in a memory cell region 3 has a large aspect ratio and a trench 2b in a peripheral circuit region 4 has a small aspect ratio.例文帳に追加

フラッシュメモリにおいて、メモリセル領域３のトレンチ１ａは、アスペクト比が高く、周辺回路領域４のトレンチ２ｂはアスペクト比が低い。 - 特許庁