「Memory cell」に関連した英語例文の一覧と使い方(65ページ目) - Weblio英語例文検索

A sending-out point A and a receiving point B of a signal are wired across a memory cell region.例文帳に追加

信号の送出点Ａと受信点Ｂとの間にメモリセル領域を横切って配線を行う。 - 特許庁

To prevent write error and erase error of data in set operation or reset operation of a memory cell.例文帳に追加

メモリセルのセット動作又はリセット動作におけるデータの誤書き込みや誤消去を防止する。 - 特許庁

Burn-in is conducted by writing data of the data signal in the memory cell MC.例文帳に追加

このデータ信号のデータを選択されたメモリセルＭＣに書き込むことにより、バーンインをしている。 - 特許庁

A memory cell 10 is provided with PLEDTR and a transistor N1 on a sense transistor STr.例文帳に追加

メモリセル１０は、センストランジスタＳＴｒの上にＰＬＥＤＴＲ、及びトランジスタＮ１を有している。 - 特許庁

The plurality of word lines (WL) are connected to gates of a plurality of memory cell transistors (not shown).例文帳に追加

複数のワード線（ＷＬ）は、複数のメモリセルトランジスタ（図示されず）のゲートに接続されている。 - 特許庁

To provide a direct-current mode word line coupling noise limitation circuit for a multi-port random access memory cell.例文帳に追加

マルチプルポートのランダムアクセスメモリセル用の直流モードワードラインカップリングノイズ制限回路を提供する。 - 特許庁

The present invention relates to the semiconductor device having the reading circuit that reads data written into a memory cell.例文帳に追加

メモリセルに書き込まれたデータを読み出す読み出し回路を有する半導体装置に関する。 - 特許庁

To optimally set up activation timing of a sense amplifier according to an electrical characteristic of a real memory cell.例文帳に追加

センスアンプの活性化タイミングをリアルメモリセルの電気的特性に合わせて最適に設定する。 - 特許庁

The dummy memory cell DMC has a dummy access transistor ATRd and a dummy resistor MTJd.例文帳に追加

ダミーメモリセルＤＭＣは、ダミーアクセストランジスタＡＴＲｄおよびダミー抵抗ＭＴＪｄを有する。 - 特許庁

A memory cell is arranged between first wiring and second wiring and has a variable resistance element.例文帳に追加

メモリセルは、第１配線と第２配線との間に配置され且つ可変抵抗素子を有する。 - 特許庁

The second memory cell 15 has a second control gate 35 opposite to the first control gate 21.例文帳に追加

その第２メモリセル１５は、その第１コントロールゲート２１に対向する第２コントロールゲート３５を備える。 - 特許庁

To provide a semiconductor memory device for suppressing change in a threshold voltage of an erasing cell.例文帳に追加

消去セルの閾値電圧の変化を抑制することが可能な半導体記憶装置を提供する。 - 特許庁

The first load element includes an end connected with a bit line of main cell array within the flash memory device.例文帳に追加

第１負荷素子は、フラッシュメモリ装置内のメインセルアレイのビットラインに一端が連結される。 - 特許庁

Registers (20, 22, 30, 32) are arranged at each of four sides of a dynamic random access memory cell array (1).例文帳に追加

ダイナミック・ランダム・アクセス・メモリセルアレイ（１）の４辺それぞれにレジスタ（２０，２２，３０，３２）を配置する。 - 特許庁

To improve the information holding characteristics of a split gate type memory cell adopting a MONOS system.例文帳に追加

ＭＯＮＯＳ方式を採用するスプリットゲート型メモリセルの情報保持特性を向上させる。 - 特許庁

The memory cell 1 includes an antifuse element ANTFUSE1 and a select transistor HNMT1.例文帳に追加

メモリセル１は、アンチヒューズ素子ＡＮＴＦＵＳＥ１と選択トランジスタＨＮＭＴ１から構成される。 - 特許庁

A P-MISFET 151, an N-MISFET 152, a memory cell transistor 153 for a DRAM and a capacitor 154 are formed on a semiconductor substrate 101.例文帳に追加

半導体基板１０１上に、ＰＭＩＳＦＥＴ１５１，ＮＭＩＳＦＥＴ１５２，ＤＲＡＭのメモリセルトランジスタ１５３，キャパシタ１５４を形成する。 - 特許庁

A first and a second sense amplifiers are arranged at both sides of a bit line direction of the memory cell array, respectively.例文帳に追加

メモリセルアレイのビット線方向両側に第１、第２のセンスアンプがそれぞれ配置されている。 - 特許庁

To reduce fluctuation of a gate width of a readout transistor while suppressing increase of a memory cell area.例文帳に追加

モリセルの面積の増大を抑制しつつ、読み出しトランジスタのゲート幅が変動を低減させる。 - 特許庁

VOLATILE MEMORY-CELL TRANSISTOR INCLUDING GATE DIELECTRIC FILM WITH CHARGE TRAP AND METHOD OF MANUFACTURING SAME例文帳に追加

電荷トラップを有するゲート誘電体を含む揮発性メモリセルトランジスタ及びその製造方法 - 特許庁

It is determined from the result of the determination whether a failure mode occurs in the memory cell transistor MC.例文帳に追加

その判定結果から、メモリセルトランジスタＭＣに故障モードが発生しているか否かを判定する。 - 特許庁

The memory cell includes one transistor (10) and a data storage section (12) having mask wiring.例文帳に追加

メモリセルは、１個のトランジスタ（１０）とマスク配線で構成されるデータ記憶部（１２）とで構成される。 - 特許庁

To obtain a sense circuit sensing a logical state of a memory cell in which a reading time is minimized.例文帳に追加

読取り時間を最小にするメモリセルの論理状態をセンスするセンス回路を得ること。 - 特許庁

To obtain a semiconductor device which can restrain disturbance defect of each memory cell.例文帳に追加

各メモリセルのＤｉｓｔｕｒｂ不良を抑制することができる半導体装置を提供する。 - 特許庁

SEMICONDUCTOR DEVICE WITH NONVOLATILE MEMORY CELL AND FIELD EFFECT TRANSISTOR AND MANUFACTURE THEREOF例文帳に追加

不揮発性メモリセルと電界効果トランジスタとを備えた半導体装置およびその製造方法 - 特許庁

The normal memory cell MC has a tunnel magnetoresistive element TMR and an access transistor ATR.例文帳に追加

正規メモリセルＭＣは、トンネル磁気抵抗素子ＴＭＲおよびアクセストランジスタＡＴＲとを含む。 - 特許庁

The refresh generating circuit generates automatically a refresh signal for holding data of a memory cell.例文帳に追加

リフレッシュ発生回路は、メモリセルのデータを保持するためのリフレッシュ信号を自動で生成する。 - 特許庁

A memory cell stores a plurality of data by threshold voltage of an n value (n is a natural number ≥2).例文帳に追加

メモリセルは、ｎ値（ｎは２以上の自然数）の閾値電圧により複数のデータを記憶する。 - 特許庁

MRAM DEVICE USING MAGNETIC FIELD BIAS FOR SUPPRESSING UNINTENDED SWITCHING OF SEMI-SELECTION MEMORY CELL例文帳に追加

半選択メモリ・セルの意図しない切換を抑制するために磁界バイアスを使用するＭＲＡＭ装置 - 特許庁

To accurately read data even when the threshold voltage of a memory cell changes with time.例文帳に追加

メモリセルのしきい値電圧が経時変化しても、正確なデータ読み出しが行えるようにする。 - 特許庁

The system for setting the reference cell threshold voltage of the memory device is provided.例文帳に追加

本発明によれば、メモリ装置の基準セル閾値電圧を設定するためのシステムが提供される。 - 特許庁

To reduce a inter-wiring capacitance between a bit line and an upper wiring layer, in a DRAM memory cell.例文帳に追加

ＤＲＡＭメモリセルにおいて、ビット線と上層配線層との配線間容量の低減化を図る。 - 特許庁

To reduce the GIDL current in a field effect transistor constituting a memory cell of an SRAM.例文帳に追加

ＳＲＡＭのメモリセルを構成する電界効果トランジスタにおけるＧＩＤＬ電流を低減する。 - 特許庁

To provide a programming method and device programming a flash memory cell in an analog storage device array.例文帳に追加

アナログ記憶装置アレイ中のフラッシュ・メモリ・セルをプログラムする方法および装置を提供すること。 - 特許庁

To make storable data consisting of a plurality of bits at one memory cell while reducing the chip area.例文帳に追加

チップ面積の縮小化を図りながらも１つのメモリセルに複数ビットのデータを記憶させる。 - 特許庁

To reduce process cost and shorten a chip generation schedule, with no increase in memory cell area.例文帳に追加

メモリセル面積を増大することなく、プロセスコストの低減とチップ作成工期の短縮を図る。 - 特許庁

To detect a generation of a memory effect more accurately, while making a secondary cell operate as usual.例文帳に追加

２次電池に対して通常動作をさせながら、メモリ効果の発生をより正確に検出する。 - 特許庁

To provide a further miniaturized ferroelectric memory cell which does not consume electric power so much.例文帳に追加

よりコンパクトであり、あまり電力を消費しない強誘電体メモリ・セルを提供すること。 - 特許庁

To provide a level shifter for boosting a wordline voltage and memory cell performance without making a circuit defective in operation or without causing excessive leakage.例文帳に追加

ワードライン電圧及びメモリ・セル性能を増強するためのレベル・シフタを提供する。 - 特許庁

Data in the I/O data line is written in the bit line 110, successively, written in a memory cell 105.例文帳に追加

次いで、ビット線上の電圧レベルをビット線に接続されているメモリセル内に格納する。 - 特許庁

A third line WL21 crosses the second line BL11 via the second memory cell MC211.例文帳に追加

第３のラインＷＬ２１は、第２のメモリセルＭＣ２１１を介して第２のラインＢＬ１１に交差する。 - 特許庁

For the medium, a material is selected so that an electromagnetic wave having the resonance frequency of the memory cell.例文帳に追加

上記媒体は、メモリセルの共鳴周波数の電磁波を透過する材料を選択する。 - 特許庁

A read circuit reads the memory cell MC1 to be read using the corrected determination potential.例文帳に追加

読み出し回路は、補正した判定電位を用いて読み出し対象のメモリセルＭＣ１を読み出す。 - 特許庁

A flash memory 10 has a data area and a standby area for data writing in a cell array 11.例文帳に追加

フラッシュメモリ１０は、セルアレー１１にデータ領域及びデータ書き込み用予備領域を備える。 - 特許庁

To provide a nonvolatile memory cell array having common drain lines, and a method of operating the same.例文帳に追加

共通のドレインラインを備える不揮発性メモリセルアレイ及びその動作方法を提供する。 - 特許庁