「Memory cell」に関連した英語例文の一覧と使い方(69ページ目) - Weblio英語例文検索

To provide a semiconductor memory integrated circuit in which sufficient read-out margin can be obtained by suppressing stress of a current driving type memory cell.例文帳に追加

電流駆動型メモリセルのストレスを抑えて、十分な読み出しマージンを得ることを可能とした半導体メモリ集積回路を提供する。 - 特許庁

The semiconductor memory device is provided with a memory array, word lines, bit line pairs, a sense amplifier, a dummy cell row, an address control part and a timing generating circuit.例文帳に追加

本発明の半導体記憶装置は、メモリセルアレイ、ワード線、ビット線対、センスアンプ、ダミーセル列、アドレス制御部、タイミング発生回路を具備する。 - 特許庁

To provide a non-volatile semiconductor memory device having a memory cell in which kinds of operating voltages are few and the scale of the peripheral circuit is reduced.例文帳に追加

動作電圧種が少なく周辺回路の回路規模を小さくできるメモリセルを有する不揮発性半導体記憶装置を提供すること。 - 特許庁

To provide a semiconductor memory access time of which can be reduced when read-access and write-access overlap for the same memory cell.例文帳に追加

同一のメモリセル行にリードアクセスとライトアクセスとが重なった場合のアクセス時間を低減することが可能な半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory in which writing of a test pattern by which short circuit between storage nodes of a memory cell can be detected can be performed quickly.例文帳に追加

メモリセルのストレージノード同士のショートの検出が可能なテストパターン書込を迅速行なうことができる半導体記憶装置を提供する。 - 特許庁

Thus, threshold voltage performs accurate verification so as not to cause a negative memory cell, and all memory cells in the block are made an erasure state surely.例文帳に追加

こうして、閾値電圧が負のメモリセルが生じないようにし、正確なベリファイを行ってブロック内の全メモリセルを確実に消去状態にする。 - 特許庁

To inhibit a drop in coupling ratio of a memory cell, and improve characteristics in a NAND nonvolatile semiconductor memory device.例文帳に追加

ＮＡＮＤ型の不揮発性半導体記憶装置において、メモリセルのカップリング比が低下するのを抑制し、特性を向上できるようにする。 - 特許庁

A semiconductor memory device comprises a memory cell array, a plurality of signal lines, and a plurality of signal-line drawing portions.例文帳に追加

１つの実施形態によれば、メモリセルアレイと、複数の信号線と、複数の信号線引き出し部とを備えた半導体記憶装置が提供される。 - 特許庁

To provide an associative memory cell and an associative memory which can retrieve plural retrieval data rows or plural mask setting information rows at one time.例文帳に追加

複数の検索データ列又は複数のマスク設定情報列に対し１回で検索できる連想メモリセル及び連想メモリを提供する。 - 特許庁

A semiconductor memory 1000 is provided with a memory cell array MA, a pair of normal data line, a pair of redundant data line, and a data line switching circuit 105.例文帳に追加

半導体記憶装置１０００は、メモリセルアレイＭＡ、ノーマルデータ線対、冗長データ線対およびデータ線切替回路１０５を備える。 - 特許庁

This semiconductor memory is provided with a plurality of memory cell array blocks, a bit line sense amplifier circuit, the local sense amplifier circuit and a control part.例文帳に追加

半導体メモリ装置は、複数のメモリセルアレイブロック、ビットラインセンス増幅回路、ローカルセンス増幅回路、データセンス増幅回路及び制御部を備える。 - 特許庁

When the bit of the specified memory cell 33 of the exposed memory region 35B changes, a power feeding from a battery 22 to the CPU 21 is started.例文帳に追加

露出メモリ領域３５Ｂのうち、所定のメモリセル３３のビットが変化すると、バッテリー２２からＣＰＵ２１に電力供給が開始される。 - 特許庁

A semiconductor memory device is characterized in that it is provided with a memory cell array, a row address buffer, a column address buffer, a write protection circuit, and a column decoder.例文帳に追加

メモリセルアレイ、ローアドレスバッファ、カラムアドレスバッファ、書込み保護回路、及びカラムデコーダを備えることを特徴とする半導体メモリ装置である。 - 特許庁

To provide a thin film magnetic memory device having high operational reliability erroneous write-in of data for a non-selection memory cell caused by magnetic noise is prevented.例文帳に追加

磁気的なノイズによる非選択メモリセルへのデータ誤書込を防止した動作信頼性の高い薄膜磁性体記憶装置を提供する。 - 特許庁

Each of the second and fourth read bit lines RBL1B(j), RBL2B(j) is connected to a memory cell in the other row in each of the sets out of the memory cells in the corresponding one of the columns.例文帳に追加

第２および第４の読出用ビット線ＲＢＬ１Ｂ（ｊ），ＲＢＬ２Ｂ（ｊ）の各々は、対応の列のメモリセルのうち、各組の他方の行のメモリセルと接続する。 - 特許庁

To discriminate a defective memory cell of a ferroelectric memory in which secular deterioration due to use is predicted, without performing a deterioration accelerating test.例文帳に追加

劣化加速試験を行うことなく、使用により経時的に劣化すると予測される強誘電体メモリの不良メモリセルを選別すること。 - 特許庁

A memory cell of a resistance change memory in accordance with one embodiment comprises a resistance change element RW connected in series and a laminated structure C.例文帳に追加

実施形態に係わる抵抗変化メモリのメモリセルは、直列接続される抵抗変化素子ＲＷ及び積層構造Ｃを備える。 - 特許庁

To provide a method for programming a non-volatile semiconductor memory in which programming time can be shortened and the deterioration of the characteristics of a memory cell can be prevented.例文帳に追加

プログラム時間を短縮でき、かつメモリセルの特性低下を防止できる不揮発性半導体メモリ装置のプログラム方法を提供すること。 - 特許庁

Thereby, data can be written in a memory cell by write-in operation of two times, and write-in speed of a memory can be substantially improved.例文帳に追加

これにより、２度の書き込み動作によってメモリセルに書き込みを行うことができ、メモリの書き込み速度を大幅に向上することができる。 - 特許庁

To provide a semiconductor memory apparatus in which increase of layout area due to providing a redundant memory cell and increase of an access time can be suppressed.例文帳に追加

冗長メモリセルを設けることによるレイアウト面積の増大やアクセス時間の増大を抑制できる半導体記憶装置を提供する。 - 特許庁

In a memory cell array, a plurality of memory cells composed of resistance change elements and diodes are arranged at cross points of a plurality of word lines and a plurality of bit lines.例文帳に追加

メモリセルアレイは、複数のワード線、複数のビット線の交点に、抵抗変化素子とダイオードからなる複数のメモリセルが配置されている。 - 特許庁

At least one of the memory cells is provided with a three terminal nonvolatile storage element for memorizing the logical state of at least one memory cell.例文帳に追加

メモリセルのうちの少なくとも１つは、少なくとも１つのメモリセルの論理状態を記憶するための３端子不揮発性記憶素子を備える。 - 特許庁

To increase variation rate of bit line amplitude by reducing interference between bit lines at the time of read-out of memory cell data in a static type semiconductor memory.例文帳に追加

スタティック型半導体記憶装置においてメモリセルデータ読出時のビット線間干渉を低減し、ビット線振幅の変化速度を高速化する。 - 特許庁

The size in the line direction of a memory region which does not have a through hole is shortened by the size in the line direction of the memory cell region having a through hole.例文帳に追加

スルーホールを有さないメモリセル領域の行方向のサイズを、スルーホールを有するメモリセル領域の行方向のサイズより短くする。 - 特許庁

A memory cell array MS is composed of stack gate structured memory cells, having control gate electrodes 12(CG) and floating gate electrodes 16(FG).例文帳に追加

メモリセルアレイ部ＭＳは、コントロールゲート電極１２（ＣＧ）及びフローティングゲート電極１６（ＦＧ）を有するスタックゲート構造のメモリセルから構成される。 - 特許庁

To provide a nonvolatile semiconductor memory device which includes a floating gate electrode and which can prevent electric characteristics of a memory cell transistor from deteriorating.例文帳に追加

浮遊ゲート電極を含んでおり、メモリセルトランジスタの電気的特性劣化を防ぐことができる不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device in which data read-out operation is fast, also data can be read out accurately even when a memory cell array is micronized.例文帳に追加

メモリセルアレイが微細化されても、データ読出し動作が速く、かつ、データを正確に読み出すことができる半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory in which a memory cell has simple transistor structure and dynamic storage of binary data can be performed with less signal lines.例文帳に追加

単純なトランジスタ構造をメモリセルとして、少ない信号線で二値データのダイナミック記憶を可能とした半導体メモリ装置を提供する。 - 特許庁

The MRAM circuit blocks 110a-110f includes MTJ memory cell arrays 10a-10f, respectively, wherein MTJ memory cells are arranged in a matrix.例文帳に追加

ＭＲＡＭ回路ブロック１１０ａ〜１１０ｆは、ＭＴＪメモリセルが行列状に配置されるＭＴＪメモリセルアレイ１０ａ〜１０ｆをそれぞれ含む。 - 特許庁

To obtain a semiconductor memory which is provided with a circuit for refreshing a memory cell inside and in which access timing can be easily confirmed by an external device.例文帳に追加

メモリセルのリフレッシュのための回路を内部に備え、しかもアクセスタイミングを外部装置側で容易に確認できる半導体メモリを得ること。 - 特許庁

The semiconductor memory device comprises a non-volatile programmable and electrically erasable memory cell having a single layer of grid material.例文帳に追加

不揮発性の書き込み可能かつ電気的に消去可能な、単一グリッド材レイヤを有するメモリ・セルを備えた半導体メモリ素子を提供する。 - 特許庁

A semiconductor storage device includes a plurality of memory cell units 3 provided over a substrate surface and including a plurality of memory cells connected in series.例文帳に追加

半導体記憶装置は、基板表面の上方に設けられ、直列接続された複数のメモリセルを含んだ複数のメモリセルユニット3を含む。 - 特許庁

The semiconductor memory device comprises a memory cell formed on a substrate 1, and a peripheral transistor formed on the substrate 1.例文帳に追加

本発明に係る半導体記憶装置は、基板１上に形成されたメモリセルと、基板１上に形成された周辺トランジスタとを備える。 - 特許庁

The nonvolatile memory device includes a page buffer circuit for reading a data bit from the memory cell of a row selected at the time of a program verification operation.例文帳に追加

本発明の不揮発性メモリ装置は、プログラム検証動作時選択された行のメモリセルからデータビットを読み出すページバッファ回路を含む。 - 特許庁

A semiconductor memory device (31) includes a static type memory cell (MC), word lines (WL1 to WLm), and bit lines (BL1,/BL1 to BLn,/BLn).例文帳に追加

半導体記憶装置（３１）は、スタティック型のメモリセル（ＭＣ）と、ワード線（ＷＬ１〜ＷＬｍ）と、ビット線（ＢＬ１，／ＢＬ１〜ＢＬｎ，／ＢＬｎ）とを含む。 - 特許庁

The buffer 122 is connected between the memory cell array and the Y-gating circuit and is provided with dual registers corresponding to each of a group of memory cells.例文帳に追加

ページバッファ１２２はメモリセルアレイとＹ−ゲーティング回路との間に連結され、一群のメモリセルの各々に対応するデュアルレジスタを備える。 - 特許庁

To obtain a memory macro cell capable of sharing a redundancy I/O area by a plurality of memory macro cells and to obtain a semiconductor device using the same.例文帳に追加

複数のメモリマクロセルでリダンダンシＩ/Ｏ領域を共有することができるメモリマクロセルおよびそれを用いた半導体装置を実現する。 - 特許庁

This device is provided with plural memory cell sections having plural non-volatile memory cells being rewritable electrically, a storage section, and an access prohibition circuit.例文帳に追加

電気的にデータを書き換え可能な複数の不揮発性メモリセルを有する複数のメモリセル部と、記憶部と、アクセス禁止回路とを備えている。 - 特許庁

To provide a semiconductor memory and its manufacturing method by which data retention characteristics are improved and a memory cell is made to be minute.例文帳に追加

データ保持特性を向上し、かつメモリセルを微細化することが可能となる半導体記憶装置およびその製造方法を提供する。 - 特許庁

To provide an operating method of a semiconductor memory device, which is not influenced by characteristic variation in use, while effectively using a memory cell.例文帳に追加

メモリセルの有効活用を図りつつ、特性ばらつきが使用時に影響しないようにした半導体記憶装置の動作方法を提供する。 - 特許庁

To provide a non-volatile semiconductor memory in which over-erasure is not caused even if a memory cell is replaced in the direction of word line and relieving efficiency is good.例文帳に追加

ワード線方向にメモリセルを置換しても過消去が生じず且つ救済効率の良い不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a ferroelectric memory with which an increase in a chip surface area can be suppressed and, at the same time, a signal amount of a memory cell can be grasped in a short time.例文帳に追加

チップ面積の増大を抑制しつつ、メモリセルの信号量を短時間で把握することができる強誘電体メモリを実現する。 - 特許庁

To provide a semiconductor device and its control method in which a part of a region of a memory cell array can be erased in a flash memory.例文帳に追加

フラッシュメモリにおいて、メモリセルアレイの領域の一部を消去することが可能な半導体装置およびその制御方法を提供する。 - 特許庁

Each of the first and third read bit lines RBL1A(j), RBL2A(J) is connected to a memory cell in one row in each of sets out of memory cells in a corresponding one of the columns.例文帳に追加

第１および第３の読出用ビット線ＲＢＬ１Ａ（ｊ），ＲＢＬ２Ａ（ｊ）の各々は、対応の列のメモリセルのうち、各組の一方の行のメモリセルと接続する。 - 特許庁

The non-volatile semiconductor memory circuit includes a write-in control part in which when input data provided from a memory cell array and the outside are compared with cell data written in the memory cell array and write-in operation is controlled, voltage of the cell data is varied by adjusting respectively voltage distributed in accordance with a level of the input data.例文帳に追加

本発明の不揮発性半導体メモリ回路は、メモリセルアレイ及び外部から提供された入力データ及び該当メモリセルアレイに書き込まれているセルデータを比較して書き込み動作を制御する時、前記入力データのレベルに応じて分配される電圧を異に調整することによって前記セルデータの電圧を可変させる書き込み制御部を備える。 - 特許庁