「Memory cell」に関連した英語例文の一覧と使い方(73ページ目) - Weblio英語例文検索

To avoid data holding failure which is easily caused especially in a low temperature region when holding data of a memory cell.例文帳に追加

メモリセルのデータ保持時に、特に低温度領域において発生し易いデータ保持不良を回避する。 - 特許庁

There is provided a semiconductor device including a resistive element and a stacked-gate type memory cell transistor on a substrate.例文帳に追加

基板上の抵抗素子およびスタックド・ゲート型のメモリセルトランジスタを含む半導体装置を提供する。 - 特許庁

The memory cell MC1a is provided with an electric charge supplementing circuit 60 for supplementing the electric charges leaking from a capacitor 56.例文帳に追加

メモリセルＭＣ１ａは、キャパシタ５６から漏洩する電荷を補填する電荷補填回路６０を備える。 - 特許庁

Consequently, even at the time of abnormity when any memory cell to be selected does'nt exist, transition to the normal operation can be achieved.例文帳に追加

従って、選択されるメモリセルが存在しない異常時であっても、正常動作へ移行できる。 - 特許庁

The first switching circuit is configured to pass the output current to the first memory cell not at the desired resistance level, and block the output current from the first memory cell in response to the first memory cell achieving the desired resistance level.例文帳に追加

上記第１のスイッチング回路は、上記所望の抵抗値にない上記第１のメモリセルへ上記出力電流を送るように構成されていると共に、上記第１のメモリセルが上記所望の抵抗値に達したことに応答して、上記出力電流を上記第１のメモリセルから遮断するように構成されている。 - 特許庁

To detect exactly data holding defect of a memory cell accelerating noise caused in operation of SR (self-refresh).例文帳に追加

ＳＲの動作で発生するノイズを加速しながら、メモリセルのデータ保持不良を確実に検出すること。 - 特許庁

A bit line connected to an unprogrammed memory cell is precharged based on the first high level of the source line.例文帳に追加

プログラムされないメモリセルに接続されたビット線は、ソース線の第１高レベルによりプリチャージされる。 - 特許庁

The memory cell has a pair of floating gates and the data of 2 bits or more can be rewritably held.例文帳に追加

メモリセルは、１対のフローティングゲートを有し、２ビット以上のデータを書き替え自在に保持することができる。 - 特許庁

FLASH MEMORY CELL FOR PERFORMING WRITE-IN/ERASING THROUGH LOW VOLTAGE MODE CHANNEL AND MANUFACTURING METHOD THEREOF例文帳に追加

低電圧モードのチャンネル経由による書き込み、消去を行うフラッシュメモリ・セル、及びその製造方法 - 特許庁

Therefore, only data of a memory cell corresponding to eight work lines made 'L' levels can be erased.例文帳に追加

したがって、“Ｌ”レベルにされた８本のワード線に対応するメモリセルのデータのみを消去することができる。 - 特許庁

To prevent decline of reliability of device characteristics and to improve the degree of freedom of design of a memory cell device.例文帳に追加

デバイス特性の信頼性の低下を防止するとともに、メモリセルデバイスの設計の自由度を向上する。 - 特許庁

After impressing writing bias to a writing target memory cell at first writing, write verification is performed.例文帳に追加

書き込み１回目で書き込み対象のメモリセルに書き込みバイアスを印加した後、書き込みベリファイを行う。 - 特許庁

This nonvolatile memory cell is provided with a first MOS transistor 10, and a second MOS transistor 20.例文帳に追加

本発明に係る不揮発性メモリセルは、第１ＭＯＳトランジスタ１０と、第２ＭＯＳトランジスタ２０とを備える。 - 特許庁

The second inverter is responsive to a second data signal provided by the memory cell over the second bit line.例文帳に追加

第２インバータは、第２ビット線に亘ってメモリセルによって提供された第２データ信号に応答する。 - 特許庁

The first inverter is responsive to a first data signal provided by the memory cell over the first bit line.例文帳に追加

第１インバータは、第１ビット線に亘ってメモリセルによって提供された第１データ信号に応答する。 - 特許庁

After the charge, a selected memory cell is connected to the bit line, the reference bit line is connected to a reference voltage generating circuit, and a voltage differential type sense amplifier amplifies difference voltage between voltage of the bit line decreased by discharge of the selected memory cell and voltage of the reference bit line generated by the reference voltage generating circuit, to thereby read out memory cell data.例文帳に追加

その後、選択されたメモリセルがビット線に導通され、リファレンスビット線が参照電圧生成回路に導通され、電圧差動型センスアンプが、メモリセルの放電により低下するビット線の電圧と参照電圧生成回路によって発生するリファレンスビット線の電圧との差電圧を増幅して、メモリセルデータを読み出す。 - 特許庁

To provide a process to produce a phase change memory cell having a completely self-aligned vertical heater.例文帳に追加

完全に自己整列式の縦ヒータ素子を備えた相変化メモリセルを製造するためのプロセスを提供する。 - 特許庁

To reduce a layout area of a memory cell comprising two selection transistors and one resistive storage element.例文帳に追加

２つの選択トランジスタと１つの抵抗性記憶素子から成るメモリセルのレイアウト面積を縮小する。 - 特許庁

To provide an erasure technique to make an erasure speed uniform on each memory cell basis in a NAND string.例文帳に追加

ＮＡＮＤストリング内のメモリ・セル毎に消去速度を一様とする消去技術を提供する。 - 特許庁

Further, a well line WL0 is connected to a p type well region in which the memory cell M00 is formed.例文帳に追加

さらに、メモリセルＭ００が形成されたｐ型ウエル領域にはウエル線ＷＬ０が接続される。 - 特許庁

To provide a technology for preventing drain-disturb phenomenon, related to a short channel non-volatile memory cell.例文帳に追加

短チャネルの不揮発性メモリセルにおいて、ドレインディスターブ現象を防ぐことのできる技術を提供する。 - 特許庁

Two storage sites within a memory cell can be simultaneously selected during read, program and erase.例文帳に追加

メモリセル内の２つの蓄積サイトを、読み出し、プログラム、及び消去の間に同時に選択することができる。 - 特許庁

The memory cell is connected with a first bit line 2a, a second bit line 2b and a word line 3.例文帳に追加

このメモリセルには、第１のビット線２ａ、第２のビット線２ｂ、およびワード線３が接続されている。 - 特許庁

Next the data of a page size recorded at a prescribed address of a memory cell array 221 is read to a sense amplifier 223.例文帳に追加

次にメモリセルアレイ２２１の所定のアドレスに記録されたページ単位のデータをセンスアンプ２２３に読み出す。 - 特許庁

Before activation of a control signal instructing a memory cell for operation, an address signal is transmitted to a decoder.例文帳に追加

メモリセルの動作を指示する制御信号の活性化前に、アドレス信号がデコーダまで伝達される。 - 特許庁

To provide a semiconductor memory device without degrading performance of read/write operations to an FBC (Floating Body Cell).例文帳に追加

FBCに対するリード／ライト動作の性能を低下させることがない半導体記憶装置を提供する。 - 特許庁

To enable a fine memory cell to be designed by eliminating mask shift (alignment shift) to a field oxide film.例文帳に追加

フィールド酸化膜に対するマスクズレ（アライメントズレ）をなくすことにより微細なメモリセルの設計を可能にする。 - 特許庁

Each of the batteries and the memory corresponding to the battery are integrally formed as a battery cell.例文帳に追加

また、前記電池と当該電池に対応する前記メモリとは、電池セルとして一体に形成されている。 - 特許庁

To reduce electric power in an IC and a computer system by reducing a leakage current in a semiconductor memory cell.例文帳に追加

半導体メモリ・セルにおける漏洩電流を低減し、ＩＣ及びコンピュータ・システムの電力を低減する。 - 特許庁

Transistors form a cross coupling random access memory cell and perform a comparison of contents of the two legs during the evaluation.例文帳に追加

トランジスタは交差結合型ランダムアクセスメモリセルを形成し、評価の間２つの枝の内容を比較する。 - 特許庁

In memory cell transistors Q13 and Q14, shift of threshold voltage in the transistors is not caused.例文帳に追加

メモリセルトランジスタＱ１３およびＱ１４については、トランジスタのしきい値電圧のシフトが発生しない。 - 特許庁

To provide a magnetic random access memory providing the high integration of a cell, and its writing method.例文帳に追加

セルの高集積化を図ることが可能な磁気ランダムアクセスメモリ及びその書き込み方法を提供する。 - 特許庁

To increase data input/output speed under environment in which speed of a memory cell array access clock is restricted.例文帳に追加

メモリセルアレイアクセスクロックの速度が制限される環境下でデータ入出力速度を増加させること。 - 特許庁

In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, blocks A-D.例文帳に追加

半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロックＡ〜Ｄに分割されている。 - 特許庁

To provide an apparatus and associated method for a non-volatile memory cell with a phonon-blocking insulating layer.例文帳に追加

フォノンブロック絶縁層を有する不揮発性メモリセルのための装置および関連の方法を提供する。 - 特許庁

Data are written in a memory cell of this word line by supplying write-in voltage to a word line WL 3.例文帳に追加

ワード線ＷＬ３に書込電圧を供給することにより、このワード線のメモリセルにデータを書込む。 - 特許庁

The memory cell MC stores two or more data with a threshold voltage of n values (n is a natural number of 1 or larger).例文帳に追加

メモリセルＭＣは、ｎ値（ｎは１以上の自然数）の閾値電圧により複数のデータを記憶する。 - 特許庁

A plurality of first parallel trenches extended in a first direction are formed in the laminated first wiring material, memory cell, and memory cell material, and first wiring 27 extended in the first direction and the memory cell material that is self-aligned to the first wiring 27 and is isolated by the first trench are formed.例文帳に追加

積層された第１の配線材料及びメモリセル及びメモリセル材料に第１方向に延びる複数の平行な第１の溝を形成して第１方向に延びる第１の配線２７及びこの第１の配線２７に自己整合された第１の溝で分離されたメモリセル材料を形成する。 - 特許庁

Stored or generated multi-bit words are scanned and converted into a gate voltage to be applied to the non-volatile memory cell until the electrical response from the non-volatile memory cell indicates that the voltage generated from the specific multi-bit word which has been applied to the gate matches the information stored in the non-volatile memory cell.例文帳に追加

格納または生成されたマルチビットワードは、非揮発性メモリセルからの電気的応答が、ゲートに印加されていた特定のマルチビットワードから生成された電圧が非揮発性メモリセルに格納された情報と一致することを示すまで、走査され、非揮発性メモリセルに印加されるゲート電圧に変換される。 - 特許庁

Also, the program current is made to flow forward a direction being parallel to the second resistive memory cell block.例文帳に追加

また、前記プログラム電流は前記第２抵抗型メモリセルブロックに平行な方向に向けて流れる。 - 特許庁

The memory cell of a word line WL1 to which reference voltage is supplied is cut off when write-in.例文帳に追加

この書込みの際に基準電圧が供給されるワード線ＷＬ１のメモリセルがカットオフされる。 - 特許庁

A memory cell transistor (MT) and the source impurity area are connected to each other through a low-resistance metal wiring 4.例文帳に追加

メモリセルトランジスタ（ＭＴ）とソース不純物領域とは、低抵抗のメタル配線（４）により接続する。 - 特許庁

To increase the speed of writing operation by completing the writing to each memory cell by one writing operation.例文帳に追加

各メモリセルへの書き込みを一回の書き込み動作で完了させることで、書き込み動作を高速化する。 - 特許庁

To provide a semiconductor memory device enhancing read characteristics while reducing a cell size.例文帳に追加

セルサイズを縮小化しつつ、読み出し特性を向上させることができる半導体記憶装置を提供する。 - 特許庁

An ATD signal is made to be a trigger of a series of operation when read-out or write-in from/to a memory cell is performed.例文帳に追加

ＡＴＤ信号は、メモリセルの読み出しまたは書き込みをする際の一連の動作のトリガーとなる。 - 特許庁