「Memory cell」に関連した英語例文の一覧と使い方(76ページ目) - Weblio英語例文検索

To provide a nonvolatile magnetic memory cell having a multilayer structure and a storage circuit block using the same.例文帳に追加

本発明は、多層構造の不揮発性磁気メモリ・セル及びそれを用いた記憶回路ブロックを提供する。 - 特許庁

At the time t03, the memory cell plate line CP is made to be a ground potential and the voltages V111, V113 are decreased to 0 volt.例文帳に追加

時刻ｔ03に、メモリセルプレート線ＣＰをグランド電位として電圧Ｖ111、Ｖ113を０ボルトに降圧する。 - 特許庁

To improve data retention characteristics and retention time in a vertical non-volatile semiconductor memory cell.例文帳に追加

縦型の不揮発性半導体メモリセルにおいて、データ保持特性もしくは保持時間（retention time）を向上させる。 - 特許庁

ELECTRONIC DEVICE HAVING LV TRANSISTOR INCLUDING SALICIDE JUNCTION AND NON-VOLATILE MEMORY CELL, AND MANUFACTURE THEREOF例文帳に追加

サリサイド接合をもつＬＶトランジスタ及び不揮発性メモリセルを有する電子装置及びその製造方法 - 特許庁

The refresh control signal is outputted to the outside as a refresh flag while a memory cell is refreshed.例文帳に追加

リフレッシュ制御信号は、メモリセルがリフレッシュされる間にリフレッシュフラグとして外部に出力される。 - 特許庁

A pulse is supplied to the memory cell 202 through the first electrode 208 and the second electrode 210.例文帳に追加

パルスは、第１の電極２０８および第２の電極２１０を介して、メモリセル２０２に供給される。 - 特許庁

The memory cell MC includes a first reluctance element 100 having a resistance switched between first and second values.例文帳に追加

メモリセルＭＣは、抵抗値が第１値と第２値の間で切り換わる第１磁気抵抗素子１００を含む。 - 特許庁

A lower electrode 11a of a memory cell capacitor is formed in an interlayer insulating film 9 in a DRAM region 100.例文帳に追加

ＤＲＡＭ領域１００の層間絶縁膜９にメモリセルキャパシタの下部電極１１ａが形成される。 - 特許庁

Since the manufacturing method can afford to a machining width, the manufacturing method can also correspond to the further shrinkage of a memory cell.例文帳に追加

更に、加工幅に余裕があるので、更なるメモリセルの縮小にも対応することが可能となる。 - 特許庁

These plurality of the memory cell transistors and select gate transistors are provided in the same trench region.例文帳に追加

これらの複数のメモリセルトランジスタ及び選択ゲートトランジスタは，同一のトレンチ領域に設けられている。 - 特許庁

A memory circuit 2 includes a bit cell 4 selected for reading out by a word line voltage on a word line 20.例文帳に追加

メモリ回路２は、ワード線２０上のワード線電圧で読み出すために選択されたビットセル４を含む。 - 特許庁

The memory cell comprises a spin-torque magnetization reversal layer and a tunnel magnetoresistance effect film on a C-MOSFET.例文帳に追加

C-MOSFET上にスピントルク磁化反転層とトンネル型磁気抵抗効果膜を備えることを特徴とする。 - 特許庁

The memory cell array region has a plurality of sector regions 0, 1, etc., divided in the second direction B.例文帳に追加

前記メモリセルアレイ領域は、第２の方向Ｂで分割された複数のセクタ領域０，１，…を有する。 - 特許庁

The sense amplifier circuit 10 is used to read data from the memory cell array 4 via read lines LIOFx, LIOBx (x=0, 1).例文帳に追加

センスアンプ回路１０は、読み出し線ＬＩＯＦｘ，ＬＩＯＢｘ（ｘ＝０，１）を介してメモリセルアレイ４からデータを読み出すために用いる。 - 特許庁

The memory cell Tr 50 is provided similarly, together with the peripheral NMOS Tr 52 and the peripheral PMOS Tr 53 on the semiconductor substrate 1.例文帳に追加

メモリセルTr50は、同じく半導体基板1上に周辺NMOSTr52と周辺PMOSTr53とともに併設されている。 - 特許庁

The semiconductor storage device is equipped with the refresh function for holding data stored in a memory cell.例文帳に追加

メモリーセルに記憶されたデーターを保持するためのリフレッシュ機能を備えた半導体記憶装置である。 - 特許庁

Same control is performed for the other commands for rewriting the non-volatile memory cell array 10.例文帳に追加

不揮発性メモリセルアレイ１０の書き換えを行うための他のコマンドに対しても同様の制御を行う。 - 特許庁

The first electrode 6 is formed simultaneously with a gate electrode 4 of a MISFET Qs for memory cell selection.例文帳に追加

第１電極６は、メモリセル選択用ＭＩＳＦＥＴＱｓのゲート電極４と同時に形成される。 - 特許庁

The ECC circuit 20 calculates ECC for write data DW written in the memory cell array 10.例文帳に追加

ＥＣＣ回路２０は、メモリセルアレイ１０に書き込まれるライトデータＤＷに対してＥＣＣを算出する。 - 特許庁

The semiconductor storage comprises: a memory cell array 4; a R/W control circuit 5; and a reference resistance circuit.例文帳に追加

半導体記憶装置は、メモリセルアレイ４と、Ｒ／Ｗ制御回路５と、基準抵抗回路とを備える。 - 特許庁

FLOATING GATE HAVING UNEVEN SURFACE, NONVOLATILE MEMORY CELL HAVING CONTROL GATE AND ITS MANUFACTURING METHOD例文帳に追加

表面が不均一な浮遊ゲート及び制御ゲートを有する不揮発性メモリセル及びその製造方法 - 特許庁

The non-volatile memory device includes a substrate having a cell region, a low voltage region, and a high voltage region.例文帳に追加

不揮発性メモリー装置は、セル領域、低電圧領域及び高電圧領域を持つ基板を含む。 - 特許庁

To accurately delete information stored in a memory cell while achieving miniaturization and high integration of non-volatile semiconductor storage devices.例文帳に追加

微細化および高集積化が可能であり、かつメモリセルに記憶された情報を正確に消去する。 - 特許庁

To provide a floating gate memory array which can store a plurality of bits for each cell and which is operated with a page mode.例文帳に追加

セル毎に複数ビットを記憶でき、ページモードで作動する浮動ゲートメモリアレーを提供すること。 - 特許庁

The dummy through-holes 23a are arranged so as to surround all the through-holes 23 or a memory cell array region.例文帳に追加

ダミースルーホール２３ａは、スルーホール２３全体すなわちメモリセルアレイ領域を囲むように配置される。 - 特許庁

That is, before data held in the memory cell is transmitted to the bit line, voltage of the bit line is shifted.例文帳に追加

すなわち、メモリセルに保持されたデータがビット線に伝達される前に、ビット線の電圧がシフトする。 - 特許庁

To provide a structure and a method for discriminating a specific bit to be stored in a non-volatile memory cell.例文帳に追加

非揮発性メモリセルに格納される特定のビットを判定するための構造及び方法を提供する。 - 特許庁

In writing operation for writing data in the memory cell, the writing circuit writes an h value (h<n) in the memory cell by threshold voltage lower than the original threshold voltage, writes an (h+1) value and more in the memory cell by next data, and before writing the next data, returns the threshold voltage of the h value to the original threshold voltage.例文帳に追加

書き込み回路は、メモリセルにデータを書き込む書き込み動作時にメモリセルに本来の閾値電圧より低い閾値電圧によりｈ値（ｈ＜ｎ）を書き込み、次のデータによりそのメモリセルに（ｈ＋１）値以上を書き込み、次のデータを書き込む前に前記ｈ値の閾値電圧を本来の閾値電圧にする書き込みを行なう。 - 特許庁

The value of the characteristic parameter for the target memory cell is converted to a binary value for which the probability is highest.例文帳に追加

目標メモリ・セルについての特性パラメータの値は、確率が最も高い２進値に変換される。 - 特許庁

Consequently, the off-leak current of an access transistor is reduced, and data-sustaining characteristics of a memory cell are improved.例文帳に追加

したがって、アクセストランジスタのオフリーク電流が低減され、メモリセルのデータ保持特性が向上する。 - 特許庁

In stopping this system, a gas pressure value of a piping system of the fuel cell is previously stored in a nonvolatile memory.例文帳に追加

システム停止時に燃料電池の配管系統のガス圧力値を不揮発性メモリに記憶しておく。 - 特許庁

To provide a non-volatile memory device and a method for manufacturing the same capable of improving cell distribution.例文帳に追加

セル散布を向上させることができる非揮発性メモリ素子及びその製造方法を提供する。 - 特許庁

A decoding section outputs one selection signal corresponding to the selected reference memory cell according to the information stored in the storage section when a real memory cell is accessed, and outputs a plurality of selection signals corresponding to a plurality of reference memory cells when setting threshold voltages of a plurality of reference cell transistors.例文帳に追加

デコード部は、リアルメモリセルがアクセスされるときに、記憶部に記憶されている情報に応じて選択リファレンスメモリセルに対応する１つの選択信号を出力し、複数のリファレンスセルトランジスタの閾値電圧を設定するときに、複数のリファレンスメモリセルにそれぞれ対応する複数の選択信号を出力する。 - 特許庁

The changing step includes determining a history read reference level for correct reading of at least one history cell, selecting a memory read reference level according to a first read reference level and reading of a nonvolatile memory array cell associated with at least one history cell using the memory read reference level.例文帳に追加

変更ステップは、少なくとも１つの履歴セルの正確な読出しのための履歴読出し基準レベルを求める段階と、第１読出し基準レベルに従ってメモリ読出し基準レベルを選択する段階と、メモリ読出し基準レベルを使用して少なくとも１つの履歴セルに関連する不揮発性メモリアレイセルを読出す段階とを含む。 - 特許庁

A memory cell array is disclosed in which a voltage level of a common plate line of the memory cell connected to a word line WLO is made to change from a voltage VPL to a voltage (VPL-ΔVPL) lower than the VPL in a period T6, while a voltage level of the word line WLO lies in a voltage VPA which is the selection state of the memory cell.例文帳に追加

本発明のメモリセルアレイでは、期間Ｔ６において、ワード線ＷＬ０の電圧レベルがメモリセルの選択状態である電圧ＶＰＡにある間に、このワード線に接続されたメモリセルの共通プレート線の電圧レベルを電圧ＶＰＬからそれよりも低い電圧（ＶＰＬ−ΔＶＰＬ）に変化させる。 - 特許庁

In a virtual ground memory cell array, storage states of an initial step and a final step of respective bits are discriminated.例文帳に追加

仮想接地メモリセルアレイにおいて、各ビットの初期段階と終止段階との記憶状態を判定する。 - 特許庁

To provide a non-volatile multi-level memory in which 3 bits/1 cell and defect relieving are realized with a simple circuit.例文帳に追加

３ビット／１セル化と欠陥救済を簡単な回路で実現した多値不揮発性メモリを提供する。 - 特許庁

To provide the manufacturing method of a flash memory element capable of improving reliability by accurately matching electric connection between a segment transistor and a memory cell area.例文帳に追加

セグメントトランジスタとメモリセル領域間の電気的接続を正確に整合させて、信頼性を向上し得るフラッシュメモリ素子の製造方法を提供する。 - 特許庁

Sense amplifiers 17, 18 are arranged respectively between a bit line BL1 of a memory cell block in which memory cells 29 are arranged and adjacent bit lines BL0, BL2.例文帳に追加

メモリセル２９を配置したメモリセルブロックのビット線ＢＬ１と、隣接ブロックのビット線ＢＬ０，ＢＬ２との間に、それぞれセンスアンプ１７，１８を介設する。 - 特許庁

To provide a storage cell for a memory element, a phase change type memory element in which operating current is decreased and high integration is achieved, and its forming method.例文帳に追加

動作電流を減少させて高集積化に適する、記憶素子のための貯蔵セル、ならびに相変化記憶素子及びその形成方法を提供する。 - 特許庁

To provide a thin film magnetic memory device for shortening a time for disturb-test for excluding a defective memory cell weak in a disturb-property.例文帳に追加

ディスターブ特性の弱い不良メモリセルを除去するためのディスターブ試験の試験時間を短縮することができる薄膜磁性体記憶装置を提供する。 - 特許庁

To provide a ferroelectric memory that can be reduced in cell area while a capacitor area is secured with a more optimized structure, and to provide a method of manufacturing the memory.例文帳に追加

より最適化された構造をもってキャパシタ面積を確保しつつセル面積が縮小可能な強誘電体メモリ及びその製造方法を提供する。 - 特許庁

To reduce the area of a nonvolatile memory region, relating to a semiconductor device which has a nonvolatile memory cell including a charge storage part in a gate insulating film.例文帳に追加

ゲート絶縁膜中に電荷蓄積部を含む不揮発性メモリセルを有する半導体装置において、不揮発性メモリ領域の面積を縮小する。 - 特許庁

To attain high speed reading in by preventing data reading from being impossible at the time of composing an SRAM(static random access memory) circuit by a four-transistor memory cell.例文帳に追加

４ＴｒメモリセルでＳＲＡＭ回路を構成時に、データの読み出し不能を未然に防止し、高速な読み出しを可能にしたＳＲＡＭ回路の提供。 - 特許庁

Furthermore, the logic held in the first memory cell is read out; and when the read logic is different from the second logic, defect of the ferroelectric memory is detected.例文帳に追加

そして、第１メモリセルに保持されている論理が読み出され、読み出される論理が第２論理と異なるとき、強誘電体メモリの不良が検出される。 - 特許庁