「Memory cell」に関連した英語例文の一覧と使い方(79ページ目) - Weblio英語例文検索

To suppress a voltage rise due to IR-DROP which occurs when a ground voltage is applied to a memory cell during a program operation in a semiconductor memory device.例文帳に追加

半導体記憶装置において、プログラム動作時においてメモリセルに接地電圧を印加するときに生じる、IR-DROPに起因した電圧上昇を抑制する。 - 特許庁

To provide a semiconductor memory device which enables high processing speed when set operation, reset operation, of read operation is executed for a memory cell array.例文帳に追加

メモリセルアレイに対しセット動作、リセット動作又はリード動作を実行する際に、処理速度を高速化することのできる半導体記憶装置を提供する。 - 特許庁

In a file storage type nonvolatile semiconductor memory device, a memory cell array region 200 is divided in the column direction A, and has a plurality of sector regions 210.例文帳に追加

ファイルストレージ型不揮発性半導体記憶装置は、メモリセルアレイ領域２００が列方向Ａで分割され、複数のセクタ領域２１０を有する。 - 特許庁

To provide a non-volatile semiconductor memory equipped with an erasion voltage control circuit in which the area occupancy rate of a memory cell array is never reduced.例文帳に追加

メモリセルアレイの面積占有率を低下させることのない消去電圧制御回路を備えた不揮発性半導体記憶装置を提供する。 - 特許庁

The semiconductor memory device has a pair of the read data buses (RDB, /RDB) for transmitting the output of a memory cell detected by a latch sense amplifier (1) by each of respective ports.例文帳に追加

半導体記憶装置は、ラッチセンスアンプ（１）で検知したメモリセルの出力を伝える１対のリードデータバス（ＲＤＢ，／ＲＤＢ）を各ポート毎に有する。 - 特許庁

Therefore, the memory cell can be protected against damage caused by etching of an oxide film, so that a semiconductor non-volatile memory excellent in characteristics can be obtained.例文帳に追加

このため、酸化膜エッチングによってメモリセルにダメージを与えることがなく、良好な特性を有する半導体不揮発性メモリを得ることができる。 - 特許庁

To read out surely data held in a memory cell of a non-volatile semiconductor memory having a plurality of word lines of which wiring width are different.例文帳に追加

配線幅の異なる複数のワード線を有する不揮発性半導体メモリのメモリセルに保持されているデータを確実に読み出すことを目的とする。 - 特許庁

FLASH MEMORY DEVICE WHICH CAN PREVENT PROGRAM JUDGEMENT ERROR OF FLASH MEMORY CELL, AND CAN HAVE DISTRIBUTION OF UNIFORM THRESHOLD VOLTAGE, AND ITS PROGRAM VERIFYING METHOD例文帳に追加

フラッシュメモリセルのプログラム誤判定を防止し、均一のしきい値電圧の分布を有することができるフラッシュメモリ装置及びそのプログラム検証方法 - 特許庁

A nonvolatile semiconductor memory device has a plurality of cell blocks Block-0, 1 which are arranged in matrix shape and each of which includes a plurality of memory cells.例文帳に追加

不揮発性半導体記憶装置は、マトリックス状に配置され、それぞれが複数のメモリセルを含む複数のセルブロックＢｌｏｃｋ−０，１を有している。 - 特許庁

To improve the erasure characteristic of a memory cell of a rewritable non-volatile semiconductor memory in which data erasure, data write or the like is possible.例文帳に追加

データの消去、書き込みなどの書き換え可能な不揮発性半導体記憶装置のメモリセルの消去特性を向上させることを目的とする。 - 特許庁

To provide a semiconductor memory device capable of appropriately controlling the determination timing of a signal voltage in a hierarchical memory cell array, thereby reducing power consumption.例文帳に追加

階層化メモリセルアレイにおける信号電圧の判定タイミングを適切に制御して消費電力を低減可能な半導体記憶装置を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device in which the body part of a TFT is made common to a floating gate electrode of a memory cell Tr, and its manufacture.例文帳に追加

ＴＦＴのボディー部をメモリセルＴｒのフローティングゲート電極と共通化した不揮発性半導体記憶装置およびその製造方法を提供する。 - 特許庁

To provide a semiconductor memory in which data for relieving a defective cell can be obtained without performing facility investment for a memory tester.例文帳に追加

メモリテスタに対する設備投資を伴うことなく、不良セルを救済するためのデータを取得することができる半導体記憶装置を提供すること。 - 特許庁

To provide a nonvolatile semiconductor memory device which accurately executes substitution control by surely reading the data of a redundant memory cell without errors.例文帳に追加

冗長メモリセルのデータを誤り無く確実に読出し、置換制御を正確に行うことができる不揮発性半導体記憶装置を提供する。 - 特許庁

Thereby, since the plurality of memory cell array blocks in which the twisted bitline is arranged share one redundancy circuit, the chip area of the memory apparatus is not extended.例文帳に追加

これにより、ツイストされたビットラインが配列された複数のメモリセルアレイブロックが、一つの冗長回路を共有するためにメモリ装置のチップ面積を広げない。 - 特許庁

To realize quick operation and power conservation, without the enlarging layout of a semiconductor memory device having a memory cell array of a large capacity.例文帳に追加

大容量のメモリセルアレイを持つ半導体記憶装置において、レイアウトサイズを大きくすることなく、動作の高速化と消費電力の低減とを実現する。 - 特許庁

An output voltage of the inverter during the second readout is latched by the latch circuit, and a memory condition of the memory cell is determined depending on whether the latched value is high or low.例文帳に追加

第２の読み出し時のインバータの出力電圧がラッチ回路にラッチされ、そのラッチされた値のハイ/ローによりメモリセルの記憶状態が判定される。 - 特許庁

This memory cell array has a plurality of memory transistors, formed on a semiconductor thin-film STF which is formed on a layer insulating layer INT1.例文帳に追加

このメモリセルアレイが、層間絶縁層ＩＮＴ１上に形成された半導体薄膜ＳＴＦに形成された複数のメモリトランジスタを有している。 - 特許庁

The semiconductor memory device having a self-refresh function is provided with a circuit means in which data write-in operation for a memory cell can be performed during self-refresh.例文帳に追加

セルフリフレッシュ機能を有する半導体記憶装置に、セルフリフレッシュ時にメモリセルへのデータ書き込み動作を可能にさせる回路手段を備えた。 - 特許庁

To disclose an integrated circuit memory device having a first column memory cell electrically connected to a pair of first bit lines and a bit line precharge/selection circuit.例文帳に追加

一対の第１ビットラインとビットラインプリチャージ／選択回路に電気的に接続される第１カラムメモリセルを有する集積回路メモリ装置を開示する。 - 特許庁

A memory cell becomes a low-resistance condition at a first temperature in the programming method of the phase shift memory that has a high resistive state and a low resistive state.例文帳に追加

高抵抗および低抵抗の状態を持つ相変化メモリセルのプログラミング方法において、メモリセルは第１温度に加熱されて低抵抗状態になる。 - 特許庁

To provide a spin torque transfer magnetic random access memory, wherein efficient writing can be performed by memory cell selection transistors of smaller size.例文帳に追加

スピン注入型の磁気ランダムアクセスメモリに関し、より小さいサイズのメモリセル選択トランジスタで効率的な書き込みが可能な磁気ランダムアクセスメモリを提供する。 - 特許庁

A second bit SB of the multi-bit data is programmed in one of the plurality of memory cells in the memory cell array by utilizing data inversion, from the storage unit.例文帳に追加

マルチ-ビットデータの第２ビットＳＢは、記憶ユニットからデータ反転を利用してメモリーセルアレイ内の複数のメモリーセルの中に１つにプログラムされる。 - 特許庁

A reading margin of data held in the ferroelectric holding circuit is larger than a reading margin of data held in a ferroelectric memory cell in a memory array.例文帳に追加

強誘電体保持回路に保持されているデータの読み出しマージンは、メモリアレイ内の強誘電体メモリセルに保持されているデータの読み出しマージンより大きい。 - 特許庁

The differential current evaluation circuit (SBS) and the sense amplifier circuit (LV) are arranged in circuit structure for reading and evaluating the memory state of a semiconductor memory cell.例文帳に追加

差動電流評価回路（ＳＢＳ）およびセンスアンプ回路（ＬＶ）は、半導体メモリーセルのメモリー状態を読み出し、評価する為の回路構造に配置されている。 - 特許庁

To provide a semiconductor memory which can reduce power consumption at the time of standby by performing refresh only for a memory cell of one part in which holding is required.例文帳に追加

保持の必要な一部のメモリセルのみリフレッシュを行うことにより、待機時の消費電力を減らすことを可能とした半導体記憶装置を提供する。 - 特許庁

A P channel type amplifier P_chAMP1 and memory cells constituting a memory cell array MCA1 are connected to the pair of bit lines BL1 and XBL1.例文帳に追加

ビット線対ＢＬ１及びＸＢＬ１には、Ｐチャネル型アンプＰ_ｃｈＡＭＰ１と、メモリセルアレイＭＣＡ１を構成するメモリセルとが接続されている。 - 特許庁

Since the mask data are not programmed into a memory cell, only the first program data supplied from the system is programmed in a page of a nonvolatile semiconductor memory.例文帳に追加

マスクデータは、メモリセルにプログラムされないため、不揮発性半導体メモリのページには、システムから供給された第１プログラムデータのみがプログラムされる。 - 特許庁

To provide a semiconductor memory device having a control circuit which can drive selectively wiring connected to a memory cell array with more simple constitution.例文帳に追加

より簡易な構成でメモリセルアレイに接続された配線を選択駆動することのできる制御回路を有する半導体記憶装置を提供する。 - 特許庁

A memory cell array 1 is connected to word lines WL and a bit line BL and constituted so that a plurality of serially connected memory cells are arranged in matrix.例文帳に追加

メモリセルアレイ１は、ワード線ＷＬ、及びビット線ＢＬに接続され、直列接続された複数のメモリセルがマトリックス状に配置されて構成されている。 - 特許庁

To shorten charge/discharge time for bit lines to which nonvolatile memory cells are connected and to accelerate read of stored information from the nonvolatile memory cell.例文帳に追加

不揮発性メモリセルが接続するビット線に対する充放電時間を短縮して、不揮発性メモリセルからの記憶情報の読み出しを高速化する。 - 特許庁

The image memory 44 has a function to specify the address of a memory cell being one storage place per one pixel of a color monitor 7 and read and write data.例文帳に追加

画像メモリ４４は、前記カラーモニタ７の１画素につき１つの格納場所であるメモリセルの番地を指定し、データを読み書きする機能を持つ。 - 特許庁

To provide a memory cell whose memory effect has been improved, having a transistor on a floating body region where its lower surface is isolated by non-flat surface bonding.例文帳に追加

非平面である接合によって下面が隔離されたフローティングボディ領域上にトランジスタを有するメモリ効果が改良されたメモリセルを提供する。 - 特許庁

In a memory cell array 1, a plurality of memory cells storing a plurality of bits are connected to a plurality of word lines and a plurality of bit lines, and they are arranged in a matrix state.例文帳に追加

メモリセルアレイ１は、複数のビットを記憶する複数のメモリセルが複数のワード線及び複数のビット線に接続され、マトリックス状に配置されている。 - 特許庁

To provide a semiconductor memory device capable of relieving a locally caused memory cell defect while reducing a layout area.例文帳に追加

レイアウト面積を縮小しつつ、局所的に発生する不良メモリセルの救済を図ることが可能な半導体記憶装置を提供することを目的とする。 - 特許庁

To provide a semiconductor memory being characterized by that current consumption caused by a BL kicker circuit raising a potential of a bit line is reduced, at the time of reading out '1' data from a memory cell.例文帳に追加

“１”データのメモリセルからの読み出し時に、ビット線の電位を上昇させるＢＬキッカー回路による消費電流を削減することを特徴とする。 - 特許庁

The transitioning gate voltage and the reference current are stored in memory as current-voltage characteristic information for the non-volatile memory bit cell.例文帳に追加

前記遷移ゲート電圧および前記基準電流を前記不揮発性メモリビットセルに対する電流−電圧特性情報としてメモリに格納する。 - 特許庁

To provide a semiconductor memory device whose integration degree can be increased without decreasing the capacitor capacitance of a memory cell, and to provide a a method for manufacturing it.例文帳に追加

メモリセルのキャパシタ容量を減少させることなく集積度を増加させることを可能とした半導体記憶装置及びその製造方法を提供する。 - 特許庁

To provide a method for manufacturing a non-volatile memory for making stable the shape of a floating gate, and making uniform erasure characteristics of each cell and the non-volatile memory.例文帳に追加

フローティングゲートの形状を安定させ、セル毎の消去特性の均一化を図った不揮発性メモリの製造方法及び不揮発性メモリを提供する。 - 特許庁

The row decoder 13 performs opening/closing of a word line WL selecting a row of the memory cell 12, on the basis of the monitoring result for the write state of the dummy cell 16.例文帳に追加

ロウデコーダ１３は、ダミーセル１６の書き込み状況の監視結果に基づいて、メモリセル１６のロウ選択を行うワード線ＷＬの開閉を行う。 - 特許庁

To provide a memory cell structure, where depletion of majority carrier controlled by the field effect of an embedded strap region that controls access to a trench cell capacitor is used.例文帳に追加

トレンチ・セル・キャパシタへのアクセスを制御する埋込みストラップ領域の電界効果制御される多数キャリア空乏化を用いるメモリセル構造を提供する。 - 特許庁

When the potential of the source line SL0 is controlled to the first voltage, a cell current corresponding to an erasing state or a writing state flows into a memory cell.例文帳に追加

ソース線ＳＬ０の電位が第１の電圧に制御されたとき、メモリセルには、消去状態又は書込状態に応じたセル電流が流れる。 - 特許庁

To provide a spin transfer type MTJ-MRAM (magnetic random access memory) cell that can keep a switching magnetic field without increasing switching current and cell size.例文帳に追加

スイッチング電流およびセルサイズの増大という不都合を伴うことなくスイッチング磁界を確保し得るスピントランスファー型ＭＴＪ−ＭＲＡＭセルを提供する。 - 特許庁

The magnetic random-access memory cell 1 has a structure in which a free layer 2, a non-magnetic layer 3 (a main non-magnetic layer) in the cell and a pin layer 4 are laminated.例文帳に追加

磁性ランダムアクセスメモリセル１は、フリー層２と、セルにおける非磁性層（主非磁性層）３とピン層４とが積層された構造を有している。 - 特許庁

In this method (400), a value of an input side of the cell (210) is compared to the reference value the input side of the memory cell provides an indication that writing operation is completed.例文帳に追加

方法(400)は、セル(210)の入力側の値を基準値と比較し、メモリセル(210)の入力側は、書き込み動作が完了したという指示を提供する。 - 特許庁