「Memory cell」に関連した英語例文の一覧と使い方(75ページ目) - Weblio英語例文検索

To achieve high integration so that the size of a memory cell can be reduced.例文帳に追加

メモリセルのサイズを縮小でき、高集積化を図ることができる半導体記憶装置を提供する。 - 特許庁

To provide a phase transformation memory element in which a cell size can be prevented from increasing, and to provide its manufacturing method.例文帳に追加

セル大きさの増大を防止できる相変化記憶素子及びその製造方法を提供すること。 - 特許庁

An inversion determining part is connected to the SRAM memory cell through the first and second transfer transistors, and determines whether data written in the SRAM memory cell are inverted when a word line selection potential is applied to a word line with the data written in the SRAM memory cell.例文帳に追加

反転判定部は、前記第１、第２のトランスファトランジスタを介して前記ＳＲＡＭメモリセルに接続され、前記ＳＲＡＭメモリセルにデータが書き込まれた状態で、前記ワード線にワード線選択電位が印加された場合に、前記ＳＲＡＭメモリセルに書き込まれたデータが反転するか否かを判定する。 - 特許庁

To provide a phase transition RAM with a memory cell structure having the advantage of being readily increased in integration and in capacity.例文帳に追加

高集積及び大容量化に有利なメモリセル構造を有する相変換ＲＡＭを提供する。 - 特許庁

By the transistor N1, the connection and non- connection of the memory cell 10 and a write bit line WBL are controlled.例文帳に追加

トランジスタＮ１により、メモリセル１０と書き込みビット線ＷＢＬとの接続、非接続を制御する。 - 特許庁

A single memory cell MC has a conductive charge storage layer and an insulative charge storage layer ECS.例文帳に追加

１つのメモリセルＭＣが導電性電荷蓄積層と絶縁性電荷蓄積層ＥＣＳとを有している。 - 特許庁

To provide a ferroelectric memory device in which deterioration in data of a non-selection cell can be suppressed.例文帳に追加

非選択セルのデータ劣化を抑制することを可能とした強誘電体メモリ装置を提供する。 - 特許庁

To make compatible both the lowering of the resistance of a gate electrode using a cobalt silicide and the stabilizing of memory cell transistor characteristics.例文帳に追加

コバルトシリサイドによるゲート電極の低抵抗化とメモリセルトランジスタ特性の安定化とを両立する。 - 特許庁

To realize stable write with less errors by controlling write current in a memory cell.例文帳に追加

メモリセルの書き込み電流を制御することによって、エラーの少ない安定した書き込みを実現する。 - 特許庁

To provide an information storing device in which quantity of time for detecting s resistance state of a memory cell.例文帳に追加

メモリ・セルの抵抗状態を検知するための時間量を低減した情報記憶デバイスを提供する。 - 特許庁

Thereby, write-in margin for a memory cell array can be tested without considering write-in margin.例文帳に追加

これにより、書込余裕を考慮することなく、メモリセルアレイに対する書込マージンをテストすることができる。 - 特許庁

To provide a CAM (Content Addressable Memory) cell of low power consumption which has high degree of integration and high operation speed.例文帳に追加

消費電力が少なく、高い集積度を有し、動作速度が速いＣＡＭセルを提供する。 - 特許庁

Thick-film transistors are used for a memory cell array 33, a row decoder 30, and a sense amplifier 32 surrounded by bold dashed lines.例文帳に追加

太い破線で囲まれるメモリセルアレイ３３、ロウデコーダ３０、センスアンプ３２は、厚膜のトランジスタを用いる。 - 特許庁

In the non-volatile semiconductor storage device having a memory cell transistor and the peripheral transistor on the same semiconductor substrate 11, metallic silicide layers 28 are formed on both diffusion layers of the memory cell transistor and the peripheral transistor and on the gate electrode of the peripheral transistor, and the contact of the memory cell transistor has a self-alignment contact structure.例文帳に追加

同一半導体基板１１上にメモリセルトランジスタと周辺トランジスタを有する不揮発性半導体記憶装置において、メモリセルトランジスタと周辺トランジスタの両拡散層及び周辺トランジスタのゲート電極上に、金属シリサイド層２８が形成され、メモリセルトランジスタのコンタクトがセルフアラインコンタクト構造を有する。 - 特許庁

In a magnetic memory cell 40, a data storage layer 50 is provided, a reference layer 54 is provided, and a tunnel barrier 52 is provided.例文帳に追加

磁気メモリ・セル４０は、データ記憶層５０、基準層５４およびトンネル・バリヤ５２を備えている。 - 特許庁

A magnetic tunneling junction type magnetic random access memory cell is comprised of bit lines 20 so as to constitute a composite structure comprising a soft adjacent magnetic layer 24.例文帳に追加

隣接軟磁性層２４を含む複合構造を有するようにビット線２０を構成する。 - 特許庁

A second line BL11 crosses the first line WL11 via the first memory cell MC111.例文帳に追加

第２のラインＢＬ１１は、第１のメモリセルＭＣ１１１を介して第１のラインＷＬ１１に交差する。 - 特許庁

Thereby, the memory cell that is defective in standby but normal in operation is set to the operation-defective state.例文帳に追加

これにより、スタンバイ電流不良でかつ動作正常のメモリセルを動作不良状態に設定する。 - 特許庁

To secure a high magnetoresistance ratio and thermal disturbance resistance even when a memory cell is microfabricated.例文帳に追加

高い磁気抵抗比を有し、かつメモリセルを微細化してもビット情報の高い熱擾乱耐性を確保する。 - 特許庁

The memory cell is constituted of a base plate, a stray gate, a control gate, a tunnel layer, a first dope region and a second dope region.例文帳に追加

メモリセルは、基板、浮遊ゲート、制御ゲート、トンネル層、第一ドープ領域、第二ドープ領域からなる。 - 特許庁

The first and second dummy cells are set to sizes equal to those of the transistors of the memory cell.例文帳に追加

前記第１及び第２ダミーセルは、前記メモリセルを形成するトランジスタと同一サイズに具現される。 - 特許庁

A tunnel magnetic resistance effect element including a ferrimagnetic material in a ferromagnetic recording layer is applied to a memory cell.例文帳に追加

強磁性記録層にフェリ磁性体を含むトンネル磁気抵抗効果素子をメモリセルに適用する。 - 特許庁

In addition, one redundant memory cell array region SR0 can be connected also to a paired global I/O G-I/O which corresponds to any of the regular memory cell array regions NR0, NR1 via a multiplexer 618, in such a way that it can be replaced by any of the two regular memory cell array regions NR0, NR1.例文帳に追加

さらに、１つの冗長メモリセル列領域ＳＲ０は、２つの正規なメモリセル列領域ＮＲ０およびＮＲ１のいずれとも置換可能となるように、マルチプレクサ６１８を介して、正規のメモリセル列領域ＮＲ０およびＮＲ１のいずれに対応したグローバルＩ／Ｏ線対Ｇ−Ｉ／Ｏへも接続可能である。 - 特許庁

This device has decoder 35 and 36, which select a word line connected to an object memory cell to be erased and supply an erasure voltage and data latching circuits 33 which accumulate data to be written to the erased memory cell and, in particular, the number of memory cell to be erased at a time is made to correspond to the number of pieces of data stored in the data latching circuits.例文帳に追加

消去対象とするメモリセルに接続されているワード線を選択し、消去電圧を供給するデコーダ３５，３６と、消去されたメモリセルに書き込まれるべきデータを蓄積する複数のデータラッチ回路３３を有し、特にデータラッチ回路に記憶されたデータと一度に消去されるメモリセルの数を対応させる。 - 特許庁

The drivers 14, 15 alternatively drive the memory cell, and are constituted so that a potential having a reverse code to a potential being impressed on the gate of the selection gate transistor in the memory cell becoming the read-out object is impressed on the source line connected to the memory cell becoming the read-out object, at the read-out operation.例文帳に追加

上記ドライバ１４，１５は、メモリセルを選択的に駆動し、読み出し時に、読み出しの対象となるメモリセルに接続されているソース線に、上記読み出しの対象となるメモリセル中の上記選択ゲートトランジスタのゲートに印加されている電位とは逆符号の電位を印加するように構成されている。 - 特許庁

To suppress a control circuit area except a memory cell from being increased in an EEPROM which can store multi-level data.例文帳に追加

多値記憶可能なＥＥＰＲＯＭにおいて、メモリセル以外の制御回路面積の増大を抑える。 - 特許庁

To provide a magnetic memory cell, in which efficient writing operation is actualized, even if the writing current is smaller.例文帳に追加

より小さな書込電流であっても効率的な書き込み動作が可能な磁気メモリセルを提供する。 - 特許庁

By this means, noise is directly applied to a data line from which data from the memory cell of the test target is read.例文帳に追加

これにより、検査対象メモリセルからのデータが読み出されたデータ線に直接ノイズを印加する。 - 特許庁

To widen limit of scale of an MRAM memory cell array by reducing substantially capacity of word lines and bit lines.例文帳に追加

ワード線、ビット線の容量を実質的に低減してＭＲＡＭメモリセルアレイの規模の限界を広げる。 - 特許庁

As a result, the time and effort for extraction of characteristic and preparation of specifications of a memory cell can be reduced.例文帳に追加

これによって、メモリセルの特性抽出、仕様文書の作成等の手間を軽減することができる。 - 特許庁

A functional element such as a memory element and a solar cell is constituted using the thin-film laminated structure.例文帳に追加

この薄膜積層構造体を用いて記憶素子や太陽電池などの機能素子を構成する。 - 特許庁

In programming, electrons are emitted from the floating gate 1005 of a selected memory cell to a drain 1002.例文帳に追加

プログラム時に、選択されたメモリセルのフローティングゲート１００５からドレイン１００２に電子を放出する。 - 特許庁

A control circuit applies a voltage required for the operation of the memory cell via the first and the second wiring.例文帳に追加

制御回路は、第１及び第２配線を介してメモリセルの動作に必要な電圧を印加する。 - 特許庁

That is, the shield wirings 24 are formed on a memory cell array area in which the wirings 21 are not formed.例文帳に追加

すなわち、シールド配線２４は配線２１が形成されていないメモリセルアレイ領域上に形成される。 - 特許庁

To provide a test circuit of a decoder, which can perform a test of a decoder without accessing a memory cell.例文帳に追加

メモリセルへアクセスすることなくデコーダのテストを行うことのできる、デコーダのテスト回路を提供する。 - 特許庁

Therefore, for example, normal stress can be given to the adjacent memory cell in a burn-in test.例文帳に追加

したがって、たとえばバーンインテストにおいて隣接メモリセルに対して正規のストレスを与えることができる。 - 特許庁

Meanwhile, when the write data includes reset data, it is determined, for a memory cell in which the reset data is written, whether there is an error in the read data read from the memory cell and the write data, and writing is repeatedly implemented using a second mode of writing the data only in a memory cell where errors occur, until there is no more error.例文帳に追加

一方、書込データがリセットデータを含む場合、リセットデータが書き込まれるメモリセルに対し、そのメモリセルから読み込んだ読込データと書込データとに誤りがあるか否かを判定し、誤りがなくなるまで誤りが生じたメモリセルに対してのみ繰り返しデータの書き込みを行う第２モードで書込動作を行う。 - 特許庁

To provide a semiconductor device achieving high-speed stored information reading out of a nonvolatile memory cell.例文帳に追加

不揮発性メモリセルから記憶情報を高速に読み出すことができる半導体装置を提供する。 - 特許庁

To provide a semiconductor storage device for further reducing skews generated by a difference in the wiring lengths to a memory cell.例文帳に追加

メモリーセルへの配線長差で生じるスキューをより低減できる半導体記憶装置を提供する。 - 特許庁

A memory cell equipped with a path, through which hydrogen diffuses into a transistor, is provided to be used in a ferroelectric IC.例文帳に追加

強誘電体ＩＣにおいて、水素がトランジスタへ拡散する経路を備えるメモリセルを開示した。 - 特許庁

To provide a MONOS type memory cell having an excellent characteristic about a writing/erasing and retention.例文帳に追加

書き込み／消去及びリテンションに関して優れた特性を有するＭＯＮＯＳ型メモリセルを提供する。 - 特許庁

To provide a memory cell structure without gate leak current, and an activation method thereof.例文帳に追加

従来技術のゲート漏れ電流の問題がないメモリ・セル構造体およびその動作方法を提供する。 - 特許庁

Write prohibition data to the memory cell array are selectively stored in the storing part in a setting mode.例文帳に追加

この記憶部には、設定モードにおいて、メモリセルアレイに対する書き込み禁止データが選択的に記憶される。 - 特許庁

To prevent deterioration of the characteristic of a semiconductor device having a memory cell which uses a ferromagnetic capacitor 17.例文帳に追加

強誘電体キャパシタ１７を用いたメモリセルを有する半導体装置の特性劣化を防止する。 - 特許庁

A memory cell gate 2 is formed on a main surface of a semiconductor substrate 1 via a gate insulating film 5.例文帳に追加

半導体基板１の主表面上にゲート絶縁膜５を介してメモリセルゲート２を形成する。 - 特許庁