「Memory cell」に関連した英語例文の一覧と使い方(74ページ目) - Weblio英語例文検索

The error correction circuit corrects the error of holding data of the memory cell detected by the sense amplifier.例文帳に追加

誤り訂正回路は、前記センスアンプにより検知された前記メモリセルの保持データの誤りを訂正する。 - 特許庁

An ATD signal is made a series of operation trigger when read-out or write-in of a memory cell is performed.例文帳に追加

ＡＴＤ信号は、メモリセルの読み出しまたは書き込みをする際の一連の動作のトリガーとなる。 - 特許庁

Data are thereafter written to the selected MLC memory cell in relation to the selected non-sequential encoding scheme.例文帳に追加

その後、選択された非連続エンコーディングスキームに関して、選択されたＭＬＣメモリセルにデータが書込まれる。 - 特許庁

To provide a means for accurately calibrating a sense amplifier for reading data of a memory cell on a chip.例文帳に追加

メモリセルのデータ読み出し用のセンス増幅器をチップ上で正確に較正する手段を提供する。 - 特許庁

To provide a single/poly 2 transistor (2T) PMOS memory cell which does not require the addition of a surplus mask step.例文帳に追加

余分なマスクステップを追加する必要がないシングルポリ・２トランジスタ（２Ｔ・ＰＭＯＳメモリセルを提供する。 - 特許庁

To reduce manufacturing cost of a mask ROM by preventing an increase in area of a memory cell array region of the mask ROM.例文帳に追加

マスクＲＯＭのメモリセルアレイ領域の面積増加を防ぎ、製造コストの低減を実現する。 - 特許庁

To provide a large-capacity and inexpensive memory cell array of a nonvolatile variable-resistance element excelling in current controllability.例文帳に追加

電流制御性に優れ、大容量で安価な不揮発性可変抵抗素子のメモリセルアレイを実現する。 - 特許庁

To stably measure a current flowing during a writing operation in a memory cell without requiring fine voltage control.例文帳に追加

メモリセルに書込み動作時に流れる電流を電圧の細かな制御なしに安定して測定する。 - 特許庁

The memory cell circuit includes a storage circuit, first transistors (Q21, Q41) and second transistors (Q22, Q42).例文帳に追加

メモリセル回路は、記憶回路と、第１トランジスタ（Ｑ２１、Ｑ４１）と、第２トランジスタ（Ｑ２２、Ｑ４２）とを具備する。 - 特許庁

A readout circuit discriminates whether the data of the real memory cell are erased or not by the impression of the erase pulse.例文帳に追加

読み出し回路は、消去パルスの印加によりリアルメモリセルのデータが消去されたか否かを判定する。 - 特許庁

To provide a memory cell that is extremely compact, while avoiding an increase of complexity in a manufacturing method thereof.例文帳に追加

製造方法の複雑さが増加することを避けつつ、非常にコンパクトであるメモリセルを提供する。 - 特許庁

The power voltage Vcc2 is determined in consideration of the reliability of the tunnel insulation film of the MTJ memory cell.例文帳に追加

電源電圧Ｖｃｃ２は、ＭＴＪメモリセルのトンネル絶縁膜の信頼性を考慮して定められる。 - 特許庁

Between adjoining memory cell rows, the repeated unit 140a is deviated by 1/2 pitch (half pitch).例文帳に追加

隣接するメモリセル列間で、繰り返し単位１４０ａは、１／２ピッチ（ハーフピッチ）分だけずらして配置される。 - 特許庁

The memory cell array MCA is arranged in the 2nd region and composed of cells having MTJ elements.例文帳に追加

メモリセルアレイＭＣＡは、第２領域内に配設され、ＭＴＪ素子を有する複数のセルから構成される。 - 特許庁

The ECC block tests each memory unit (101) by using the entire number of ECC bits usable in an ECC cell.例文帳に追加

ECCブロックは、ECCセル内で使用可能なECCビットの全数を使用することによって各メモリユニット(101)をテストする。 - 特許庁

To provide a method of manufacturing semiconductor device for suppressing fluctuation in micro-processing of a memory cell.例文帳に追加

メモリセルの微細加工のばらつきを抑制することができる半導体装置の製造方法を提供する。 - 特許庁

SEMICONDUCTOR STORAGE DEVICE AND ITS MANUFACTURING METHOD, AND RECOGNITION PATTERN MASK AND METHOD FOR SPECIFYING MEMORY CELL POSITION例文帳に追加

半導体記憶装置及びその製造方法及び認識パターンマスク及びメモリセル位置特定方法 - 特許庁

Each of the reading selection gates 65 is disposed outside from the bit line driver 50 for the memory cell array 10.例文帳に追加

読出選択ゲート６５は、メモリセルアレイ１０に対して、ビット線ドライバ５０よりも外側に配置される。 - 特許庁

To provide a multi-gate semiconductor device that can operate as a memory cell without requiring a high bias voltage.例文帳に追加

高いバイアス電圧を必要とせずに、メモリセルとして動作可能なマルチゲート半導体デバイスを提供する。 - 特許庁

A silicon thin film in which memory cell is formed contains a minute amount of n-type impurity, and is located near an intrinsic semiconductor.例文帳に追加

メモリセルが形成されるシリコン薄膜は、微量のｎ型不純物を含み、真性半導体に近い。 - 特許庁

MEMORY DEVICE EMPLOYING OPEN BIT LINE CELL ARCHITECTURE FOR PROVIDING IDENTICAL DATA TOPOLOGY ON REPAIR, AND ITS OPERATION METHOD例文帳に追加

リペアーの際同一のデータトポロジーを有するオープンビットラインセル構造のメモリ装置及びその動作方法 - 特許庁

To provide a semiconductor storage device which can reduce the size of a memory cell and realize high integration.例文帳に追加

メモリセルのサイズを縮小でき、高集積化を図ることができる半導体記憶装置を提供する。 - 特許庁

To improve security by limiting use of a memory cell unit or a processor unit by a password.例文帳に追加

メモリセルユニットやプロセッサユニットの使用をパスワードによって制限することができ、セキュリティの向上をはかる。 - 特許庁

TWIST ANGLE, CELL GAP AND AZIMUTH ANCHORING MEASURING EQUIPMENT AND METHOD, AND MEMORY MEDIUM STORING PROGRAM例文帳に追加

ツイスト角、セルギャップ及び方位角アンカリング測定装置、測定方法及びプログラムを記憶した記憶媒体 - 特許庁

Next, data write-in operation is made easy by coupling the memory cell to a pair of complementary bit lines BL, BR.例文帳に追加

次に、メモリセルを１対の相補ビットラインＢＬ，ＢＲに結合して、データ書込み動作を容易にする。 - 特許庁

To provide a semiconductor memory which can relieve a defective bit without having a redundant cell array.例文帳に追加

冗長セルアレイを有することなく不良ビットを救済可能にした半導体メモリを提供する。 - 特許庁

The rewritable non-volatile memory cell 1 has a selection transistor 10 and a data storage element 20.例文帳に追加

書換え可能な不揮発性メモリセル１は、選択トランジスタ１０とデータ記憶素子２０とを備えている。 - 特許庁

To provide a sense amplifier circuit for a semiconductor memory in which ON/OFF cell sense margin can be guaranteed.例文帳に追加

オン／オフセル感知マージンが保証される半導体メモリ装置の感知増幅器回路を提供すること。 - 特許庁

To propose a memory array in which a coupling noise can be prevented to generate in a cell plate voltage line.例文帳に追加

セルプレート電圧線にカップリングノイズが発生するのを回避することのできるメモリアレイを提案する。 - 特許庁

The spare memory cell array 11 is classified at least into a first area SP1 and second area SP2.例文帳に追加

スペアメモリセルアレイ１１は少なくとも第１領域ＳＰ１および第２領域ＳＰ２に区分けされる。 - 特許庁

A pad column where a plurality of the pads are arranged is arranged at one side of the bit line direction of the memory cell array.例文帳に追加

複数のパッドが配列されたパッド列は、メモリセルアレイのビット線方向一方側に配置されている。 - 特許庁

To provide a method for recording information on a semiconductor non-volatile memory cell with improved current efficiency.例文帳に追加

半導体不揮発性メモリセルに対して電流効率よく情報の記録を行う方法を提供する。 - 特許庁

To provide a semiconductor storage device in which an operation test for a spare memory cell can be efficiently performed.例文帳に追加

スペアメモリセルに対する動作テストを効率的に実行可能な半導体記憶装置を提供する。 - 特許庁

Registers (20, 22, 30, 32) are disposed to four sides of a rectangular dynamic random access memory cell array (1), respectively.例文帳に追加

矩形状のダイナミック・ランダム・アクセス・メモリセルアレイ（１）の４辺それぞれにレジスタ（２０，２２，３０，３２）を配置する。 - 特許庁

NONVOLATILE MEMORY CELL WITH P-N JUNCTION FORMED IN POLYSILICON FLOATING GATE, AND ITS MANUFACTURE例文帳に追加

ポリシリコン浮遊ゲートにＰＮ接合を形成した不揮発性メモリ・セル及びそのメモリ・セルを製造する方法 - 特許庁

NONVOLATILE FLOATING GATE MEMORY CELL HAVING FLOATING GATE FORMED IN RECESS, ITS ARRAY AND FABRICATING METHOD例文帳に追加

窪み中に形成された浮遊ゲートを持つ不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 - 特許庁

To overcome problems relating to the short-circuited SDT junction device in the resistive cell cross memory array.例文帳に追加

抵抗性セル交差点メモリアレイにおいて短絡したSDT接合素子に関連した問題を克服すること。 - 特許庁

To constitute a semiconductor storage device of low power consumption while preventing increase in a memory cell area.例文帳に追加

メモリセル領域の面積増を防止しつつ低消費電力の半導体記憶装置を構成する。 - 特許庁

SHADOW RAM CELL USING FERROELECTRIC CAPACITOR, NON- VOLATILE MEMORY DEVICE, AND ITS CONTROL METHOD例文帳に追加

強誘電体容量を用いたシャドーＲＡＭセル及び不揮発性メモリ装置並びにその制御方法 - 特許庁

A multigate memory cell comprises a semiconductor body, and a plurality of gates arranged in parallel on the semiconductor body.例文帳に追加

マルチゲートメモリセルが、半導体本体と、この半導体本体に並列配置された複数ゲートとを備える。 - 特許庁

To provide a method for writing data bits to a memory cell without requiring an additional power source.例文帳に追加

追加電源を必要とすることなくメモリセルにデータビットを書き込む方法及び装置を提供すること。 - 特許庁

To store a data pattern even in semiconductor memory cell array having complex shape at high speed and highly efficiently.例文帳に追加

複雑な形状を持つ半導体メモリ記憶セル・アレイにもデータ・パターンを高速かつ高効率で記憶する。 - 特許庁

A memory cell array 102 has data cells for x bits and redundant cells for y bits for every word.例文帳に追加

メモリセルアレイ１０２はワードごとにｘビット分のデータセルとｙビット分の冗長セルとを有している。 - 特許庁

The multi-level flag section stores a value which indicates data written in a memory cell is either binary data or multi data.例文帳に追加

多値フラグ部は、メモリセルに書込んだデータが２値データであるか多値データであるかを示す値を記憶する。 - 特許庁

SEMICONDUCTOR NONVOLATILE MEMORY DEVICE AND ITS CELL MANUFACTURING METHOD例文帳に追加

半導体不揮発性メモリセル、半導体不揮発性メモリ装置および半導体不揮発性メモリセルの製造方法 - 特許庁