「Memory cells」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

An intersection memory array can be formed using unit memory cells formed at respective intersections.例文帳に追加

交点メモリアレイが、各交点に形成される単位メモリセルを用いて形成され得る。 - 特許庁

To detect the resistance state of memory cells with high reliability.例文帳に追加

メモリ・セルの抵抗状態を高い信頼性で検出する。 - 特許庁

To read out data from memory cells without having to apply a selection signal.例文帳に追加

選択信号を印加せずに、メモリセルからデータを読出す。 - 特許庁

To expand the size of an array of MRAM memory cells and an operation margin.例文帳に追加

MRAMのメモリセルアレイのサイズを拡大し、動作マージンを広げる。 - 特許庁

PG-GATED DATA RETENTION TECHNIQUE FOR REDUCING LEAKAGE IN MEMORY CELLS例文帳に追加

メモリー・セルのリーケージを低減するＰＧゲート・データ保持技術 - 特許庁

To arrange preliminary redundancy memory cells efficiently.例文帳に追加

不良箇所救済用の予備メモリセルを効率よく配置する。 - 特許庁

The semiconductor device has memory cells (MC) 1.例文帳に追加

スタティック型メモリセル（ＭＣ）１を有する半導体装置である。 - 特許庁

Each sub-array has multiple dynamic memory cells MC.例文帳に追加

この各サブアレイは多数のダイナミック型メモリセルＭＣ…を有する。 - 特許庁

The FeRAM consists of a plurality of memory cells M00 to Mnn.例文帳に追加

ＦｅＲＡＭは、複数のメモリセルＭ００〜Ｍｎｎからなる。 - 特許庁

To provide toggle memory cells (MRAM) with high selectivity.例文帳に追加

セル選択性の高いトグルメモリセル（ＭＲＡＭ）を提供する。 - 特許庁

This data storage device includes a resistive intersection array of memory cells.例文帳に追加

メモリセルの抵抗性交点アレイを含むデータ記憶装置。 - 特許庁

Each sub-array has a number of dynamic memory cells MC....例文帳に追加

この各サブアレイは多数のダイナミック型メモリセルＭＣ…を有する。 - 特許庁

By applying a correction voltage to one or more memory cells, it is possible to make preferable the erasure operation of the memory cells virtually.例文帳に追加

補正電圧を１又は複数のメモリ・セルに印加して、メモリ・セルの消去オペレーションを実質的に好適化できる。 - 特許庁

The data read and written from and to the memory cells are transferred to the data input/output terminals and memory cells via the buffers.例文帳に追加

メモリセルに対して読み書きされるデータは、バッファを介してデータ入出力端子およびメモリセルに伝達される。 - 特許庁

The memory cells to which the data are written assist the driving force of a writing circuit and drive the memory cells to which data are written next.例文帳に追加

データが書き込まれたメモリセルは、書き込み回路の駆動力を補助し、次にデータが書き込まれるメモリセルを駆動する。 - 特許庁

As a result, since defects are not extended to a region in which memory cells are formed, leakage current of the memory cells can be reduced.例文帳に追加

その結果、メモリセルが形成される領域までは、欠陥が延びず、メモリセルのリーク電流を低減することができる。 - 特許庁

To reduce chip size of a semiconductor memory in which ferroelectric memory cells and SRAM cells are loaded.例文帳に追加

強誘電体メモリセルとＳＲＡＭセルとを混載する半導体メモリ装置のチップサイズの縮小化を図れるようにする。 - 特許庁

The normal memory mat 10 is constituted of a plurality of memory cells, the dummy mat 11 is constituted of a plurality of dummy cells.例文帳に追加

通常メモリマット１０は複数のメモリセルにより構成され、ダミーマット１１は複数のダミーセルにより構成される。 - 特許庁

After data in memory cells connected to one word line are read out to the page buffer, the data in those memory cells are erased.例文帳に追加

１本のワード線に接続されたメモリセルのデータをページバッファに読み出したのち、これらのメモリセルのデータを消去する。 - 特許庁

The quality of the row of the memory cells is determined by the agreement/disagreement of the storage data of the deciding memory cells, before and after the test.例文帳に追加

判定用メモリセルの試験前後の格納データの一致／不一致により、該メモリセル行の良否が判断される。 - 特許庁

Thereby, it is possible to conform electrical properties in the memory cells 4 to be read out and the dummy cells 3, thereby correctly reading out data of the memory cells 4.例文帳に追加

これにより、読み出し対象メモリセル４とダミーセル３とで、電気特性を合わせることができ、メモリセル４のデータを正しく読み出すことができる。 - 特許庁

A complementary value is written in spare memory cells of two cells, and stored one bit is read out by connecting these cells to a sense amplifier.例文帳に追加

相補な値をスペアメモリセル２セルに書込み、これらのセルをセンスアンプに接続することにより記憶した１ビットを読出す。 - 特許庁

To provide a memory mapping method and a buffer memory circuit for facilitating management of ATM cells in units of cells and enhancing the utilizing efficiency of a memory without forming areas of the memory not in use when the memory temporarily stores the ATM cells or the like.例文帳に追加

ＡＴＭセル等を一時的に格納するに際し、セル単位の管理を容易にすると共にメモリの未使用領域は作らずメモリの使用効率の改善を図るメモリマッピング方法およびバッファメモリ回路を提供すること。 - 特許庁

The semiconductor memory device includes a memory cell array having a plurality of memory cells, and an access control circuit which is connected to the plurality of memory cells through word lines and stores access information for the plurality of memory cells.例文帳に追加

本発明による半導体メモリ装置は複数のメモリセルを有するメモリセルアレイと、ワードラインを介して前記複数のメモリセルに接続され、前記複数のメモリセルに対するアクセス情報を貯蔵するアクセス制御回路を含む。 - 特許庁

The semiconductor storage device is provided with; a memory array which includes a plurality of memory cells which have magnetoresistive elements and reference cells; and a reading circuit 9 which reads out the data of selection cells selected from among the plurality of memory cells.例文帳に追加

磁気抵抗素子を有する複数のメモリセル及び参照セルを含むメモリアレイと、複数のメモリセルのうちから選択された選択セルのデータを読み出す読み出し回路９とを具備する半導体記憶装置を用いる。 - 特許庁

Weak or satisfactory memory cells are clarified by inspecting these memory cells under a severer inspection voltage and write recovery time, and locating the memory cells under further severer stress.例文帳に追加

より厳しい検査電圧及びライトリカバリ時間の下でこれらのメモリセルの検査を行って、メモリセルをさらなるストレスの下に置き、弱い、または動作限界近くで良好なメモリセルを明らかにする。 - 特許庁

The DRAM circuit has a number of memory cells that do not require sequential access, and at least part of the memory cells has two or more memory cells for a single bit line contact.例文帳に追加

ＤＲＡＭ回路はシーケンシャルアクセスを必要としない複数個のメモリセルを有し、該複数個のメモリセルの少なくとも一部は、単一のビット線コンタクトに対して二つ以上のメモリセルを有している。 - 特許庁

Since the number of simultaneously accessed ferroelectric memory cells becomes half the number of one line memory cells, unnecessary accessing is reduced to suppress the deterioration of the ferroeectric memory cells.例文帳に追加

同時にアクセスされる強誘電体メモリセルの個数が１行分のメモリセル数の半分になるので、不要なアクセスを減らして強誘電体メモリセルの劣化を抑制することができる。 - 特許庁

Memory cells of one half of memory cells provided in each address of the first address group and memory cells provided in each address of the second address group are configured so as to be accessible independently of one another.例文帳に追加

前記第１番地群の各番地に設けられたメモリセルの一方の半数と、前記第２番地群の各番地に設けられたメモリセルは、互いに独立してアクセス可能に構成する。 - 特許庁

For this reason, the memory cell of the redundant information area operates quickly compared with the memory cells of the memory cell area and the redundant memory cell area.例文帳に追加

このため、冗長情報領域のメモリセルは、メモリセル領域、冗長メモリセル領域のメモリセルに比べ早く動作する。 - 特許庁

The memory layer includes a first memory cell array including memory cells connected to the first wiring; and a second memory cell array that is apposed with the first memory cell array along the first direction and contains memory cells connected to the first wiring.例文帳に追加

メモリ層は、第１配線と接続されたメモリセルを含む第１メモリセルアレイ部と、第１メモリセルアレイ部と第１方向に沿って並置され第１配線と接続されたメモリセルを含む第２メモリセルアレイ部と、を含む。 - 特許庁

Write-in is performed by applying voltage to a plurality of memory cells and write, a threshold value of the plurality of memory cells is set to voltage PV or more, after that, erasing is performed en bloc for the plurality of memory cells, the threshold value of the plurality of memory cells is set to voltage EV or less.例文帳に追加

複数のメモリセルに電圧を印加して書き込みを行い、複数のメモリセルの閾値を電圧ＰＶ以上に設定し、その後、複数のメモリセルに対して一括して消去を行い、複数のメモリセルの閾値を電圧ＥＶ以下に設定する。 - 特許庁

A static random access memory has a plurality of memory cells arranged in the row and column directions.例文帳に追加

スタティックランダムアクセスメモリは，ロウ及びコラム方向に配置された複数のメモリセルを有する。 - 特許庁

The plurality of memory cell groups include first or second memory cells which are connected in series.例文帳に追加

複数のメモリセル群は、直列接続された第一乃至第二のメモリセルを有する。 - 特許庁

This device has a memory cell array 1 in which non-volatile memory cells being electrically rewritable.例文帳に追加

電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイ１を有する。 - 特許庁

To provide a semiconductor memory apparatus in which relieving efficiency of defective memory cells can be improved.例文帳に追加

不良メモリセルの救済効率を向上出来る半導体記憶装置を提供すること。 - 特許庁

The magnetic memory device has a plurality of write lines (14, 16) and a plurality of memory cells (12').例文帳に追加

磁気メモリデバイスは、複数の書込み線（１４，１６）と、複数のメモリセル（１２´）とを有する。 - 特許庁

To generate an FBM (fail bit map) which achieves easy association with memory cells of an actual memory macro.例文帳に追加

実際のメモリマクロが備えるメモリセルとの対応付けが簡単なＦＢＭを作成する。 - 特許庁

The semiconductor device has memory cell blocks 11-14 which have nonvolatile memory cells.例文帳に追加

半導体記憶装置は、不揮発性メモリセルを有するメモリセルブロック１１〜１４を有している。 - 特許庁

This semiconductor integrated circuit has the non-volatile memory having electrically rewritable non-volatile memory cells.例文帳に追加

電気的に書換え可能な不揮発性メモリセルを備えた不揮発性メモリを有する。 - 特許庁

A memory cell array 21 has a plurality of 10×8 memory cells.例文帳に追加

メモリセルアレイ２１は、複数である１０行のメモリセルと、複数である８列のメモリセルとを有する。 - 特許庁

FERROELECTRIC MEMORY ELEMENT SHARING CELL PLATE BETWEEN ADJACENT MEMORY CELLS, AND ITS DRIVING METHOD例文帳に追加

隣接メモリセル間でセルプレートを共有する強誘電体メモリ素子及びその駆動方法 - 特許庁

Each memory block MB(2^n-1) includes (2^n-1) memory cells 1 for MRAM.例文帳に追加

各メモリブロックＭＢ（２^ｎ−１）は、（２^ｎ−１）個のＭＲＡＭ用のメモリセル１を含む。 - 特許庁

In one embodiment, the memory (20) comprises an array of memory cells (26) and a control circuit (22).例文帳に追加

一実施形態においてメモリ（２０）は、メモリセルアレイ（２６）と制御回路（２２）とを含む。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE HAVING DIVIDED CELL ARRAY, AND ACCESSING METHOD FOR MEMORY CELLS OF THIS DEVICE例文帳に追加

分割されたセルアレーを有する半導体メモリ装置及びこの装置のメモリセルアクセス方法 - 特許庁