「Memory cells」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Was able to find the brain cells that make up a fear memory例文帳に追加

恐怖の記憶を司る 脳細胞を見つけ出し - 映画・海外ドラマ英語字幕翻訳辞書

To suppress interference between adjacent memory cells.例文帳に追加

隣接したメモリセル間の干渉を抑制できるようにする。 - 特許庁

To suppress interferences among adjacent memory cells.例文帳に追加

隣り合うメモリセル間の干渉を抑制できるようにする。 - 特許庁

A write circuit 26 writes data to the memory cells.例文帳に追加

書込回路２６は、メモリセルへのデータの書込みを行なう。 - 特許庁

Memory cells 100-113... are arranged in a matrix state, the same data is written in allotted plural memory cells.例文帳に追加

メモリセル１００〜１１３…がマトリクス状に配置され、同一データが割り当ての複数のメモリセルに書き込まれる。 - 特許庁

Complementary data is written by using the two first memory cells and the two second memory cells each as a storage unit.例文帳に追加

２つの第１のメモリセルおよび２つの第２のメモリセルをそれぞれ記憶単位として相補データを書込む。 - 特許庁

A memory comprises an array 100, constituted of memory cells and a reference cell array 200 constituted of reference cells of plural units.例文帳に追加

メモリは、メモリセルで構成されたアレイと、複数のユニットの基準セルで構成された基準セルアレイとを含む。 - 特許庁

To minimize current consumption in a memory array during programming of non-volatile memory cells, such as NROM cells.例文帳に追加

メモリアレイにおいて、ＮＲＯＭセル等の不揮発性メモリセルのプログラム時に電流消費量を最小にする。 - 特許庁

A semiconductor device includes a plurality of memory cells, a temperature budget sensor, and a circuit for refreshing the memory cells.例文帳に追加

半導体装置が、複数のメモリセルと、温度バジェットセンサと、該メモリセルをリフレッシュするための回路とを含んでいる。 - 特許庁

Four memory cells connected mutually, which are chosen from the plurality of memory cells, have one bit line contact in common.例文帳に追加

複数のメモリセルのうち、選択される相互隣接した４個のメモリセルは、１個のビットラインコンタクトを共有する。 - 特許庁

The number of reference cells forming the series reference cell group is less than the number of memory cells forming the series memory cell group.例文帳に追加

直列リファレンスセル群をなすリファレンスセルの個数が直列メモリセル群をなすメモリセルの個数よりも少ない。 - 特許庁

A decoding circuit (460) decodes input/output designators of the memory cells having defects and memory cells having no defect.例文帳に追加

デコーディング回路（４６０）は、欠陥の有るメモリセルと欠陥の無いメモリセルの各々の入出力指示子をデコードする。 - 特許庁

To recover all the defective memory cells even when defects are developed at each of memory cells in the memory sectors arranged in the same line.例文帳に追加

同一列に並んだ複数のメモリセクタそれぞれのメモリセルに不良が発生した場合でも、全ての不良メモリセルを救済すること。 - 特許庁

A spare memory array (SP#0) having spare memory cells common to a plurality of normal sub-arrays having a plurality of normal memory cells is provided.例文帳に追加

複数のノーマルメモリセルが配置されるノーマルサブアレイを複数個に対し共通にスペアメモリセルが配置されるスペアアレイ（ＳＰ♯０）を配置する。 - 特許庁

The memory includes a plurality of the memory cells arranged in matrix, and a plurality of bit line pairs arranged corresponding to the columns of the memory cells.例文帳に追加

行列状に配置される複数のメモリセルとメモリセルの列に対応して配置される複数のビットラインの対とを備えている。 - 特許庁

A voltage is applied to both ends of the memory cells MC when the memory cells MC included in a memory cell array 1 performs a forming operation.例文帳に追加

メモリセルアレイ１に含まれるメモリセルＭＣのフォーミング動作を行う場合において、メモリセルＭＣの両端に電圧が印加される。 - 特許庁

To provide a semiconductor memory device capable of detecting data of memory cells accurately in refreshing the memory cells, and writing them back exactly.例文帳に追加

メモリセルのリフレッシュ時に、メモリセルのデータを正確に検出し、かつ、正確に書き戻すことができる半導体記憶装置を提供する。 - 特許庁

The number of program stages for at least one of memory cells on both ends of the memory string is lower than the number of program stages for other memory cells.例文帳に追加

前記メモリストリングスの両端の少なくとも一方のメモリセルのプログラム段階数は、他のメモリセルのプログラム段階数よりも少ない。 - 特許庁

The memory tester 1 tests a DUT30 having memory cells and spare lines attached to those memory cells.例文帳に追加

メモリ試験装置１は、複数のメモリセルと、この複数のメモリセルに付随する複数のスペアラインとを備えるＤＵＴ３０の試験を行う。 - 特許庁

A sense amplifier SAB#0 disposed between two memory cell arrays MA#00 and MA#01, includes sense amplifiers 62, 63 and spare memory cells SCell00-SCell51 available as spare memory cells of memory cells included in memory cell arrays MA#00, MA#01.例文帳に追加

２つのメモリセルアレイＭＡ＃００，ＭＡ＃０１の間に配置されるセンスアンプＳＡＢ＃０は、センスアンプ６２，６３と、メモリセルアレイＭＡ＃００，ＭＡ＃０１に含まれるメモリセルの予備メモリセルとして利用可能なスペアメモリセルＳＣｅｌｌ００〜ＳＣｅｌｌ５１とを含む。 - 特許庁

A plurality of memory cells are arranged in a matrix state in a memory cell array 1, the memory cell array 1 has a memory cell MC1 to be read out and memory cells MC2 to MC4 arranged adjacent to the memory cell 1.例文帳に追加

メモリセルアレイ１には複数のメモリセルが行列状に配列されており、メモリセルアレイ１は、読み出し対象のメモリセルＭＣ１と、メモリセルＭＣ１に隣接して配置されたメモリセルＭＣ２〜ＭＣ４を有する。 - 特許庁

Techniques for reading data from a memory cells in memory arrays are provided.例文帳に追加

メモリアレイ中のメモリセルからデータを読取るための技術が提供されている。 - 特許庁

A soft-reference magnetic memory digitizing device 100 includes an array of soft-reference magnetic memory cells 104.例文帳に追加

軟基準磁気メモリデジタイジング装置100は軟基準磁気メモリセル104のアレイを有する。 - 特許庁

To provide a ferroelectric memory made up of ferroelectric memory cells with high uniformity.例文帳に追加

均一性の高い強誘電体メモリセルからなる強誘電体メモリを得る。 - 特許庁

The last row of the memory sub-block is selected and the memory cells are inspected at P3.例文帳に追加

Ｐ３ではメモリサブブロックの最後の行が選択されてメモリセルが検査される。 - 特許庁

A plurality of memory cell lines comprise static memory cells which align in one direction.例文帳に追加

複数のメモリセル行が、一方向に並ぶスタティックメモリセルにより構成される。 - 特許庁

At a P3, the last row of the memory cell block is selected to inspect the memory cells.例文帳に追加

Ｐ３ではメモリサブブロックの最後の行が選択されてメモリセルが検査される。 - 特許庁

The resistive cross point memory (20) includes an array (22) of memory cells (26) and a read circuit.例文帳に追加

抵抗性クロスポイントメモリ(20)は、メモリセル(26)のアレイ(22)と読み出し回路(24)とを含む。 - 特許庁

Magnetic Random Access Memory (MRAM) element (812) can include an array of these memory cells (10).例文帳に追加

磁気ランダムアクセスメモリ(MRAM)素子(812)は、これらのメモリセル(10)のアレイを含むことができる。 - 特許庁

To provide a structure and a manufacturing method for preventing an uneven structure between memory cells, and entire performance reduction of the memory cells, due to overetching of a phase change layer in the memory cells during the formation of the memory cells.例文帳に追加

メモリセルの形成中にメモリセル内の相変化層がオーバーエッチングされることによって、メモリセル間における構造が不均一になり、メモリセルの全体的な性能に影響を及ぼすことを防ぐ構造及び製造方法を提供する。 - 特許庁

The cross point cell array 1 is provided with a plurality of memory cells 2 and a plurality of dummy cells 8.例文帳に追加

クロスポイントセルアレイ１は，複数のメモリセル２と，複数のダミーセル８とを備えている。 - 特許庁

A NAND flash memory device includes an array of NAND flash memory cells; a plurality of word lines connected to the NAND flash memory cells; and a plurality of bit lines connected to the NAND flash memory cells.例文帳に追加

ＮＡＮＤフラッシュメモリ装置はＮＡＮＤフラッシュメモリセルアレイ、ＮＡＮＤフラッシュメモリセルに接続された複数のワードライン、そしてＮＡＮＤフラッシュメモリセルに接続された複数のビットラインを含む。 - 特許庁

At a P4, a memory row below the twist part in the memory cell block is selected to inspect the memory cells.例文帳に追加

Ｐ４ではメモリサブブロック中のツイスト部の下側のメモリ行が選択されてメモリセルが検査される。 - 特許庁

The semiconductor memory is provided with a memory cell array 11 having a plurality of memory cells MC.例文帳に追加

たとえば、この半導体記憶装置は、複数のメモリセルＭＣを有するメモリセルアレイ１１を備えている。 - 特許庁

This memory block has a memory cell array consisting of a plurality of memory cells 210 arranged in a matrix state.例文帳に追加

このメモリブロックは、マトリックス状に配された複数のメモリセル２１０からなるメモリ・セル・アレイを有している。 - 特許庁

To provide a NAND type flash memory which can reduce an effect of interference between memory cells to data read out from the memory cells.例文帳に追加

メモリセルから読み出されたデータに対する、メモリセル間の干渉の影響を低減することが可能なＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁

The phase-change memory device includes memory cells each having multiple states, and a program pulse generator providing current pulses to the memory cells.例文帳に追加

本発明に従う相変化メモリ装置は、マルチ状態を有するメモリセルとメモリセルに電流パルスを提供するプログラムパルス発生回路とを含む。 - 特許庁

The well area of the memory block is separated from other memory blocks and nonvolatile memory cells which are electrically erasable and electrically writable are formed in the well area and the memory cells are made an erasure unit.例文帳に追加

メモリブロックは、他のメモリブロックとウェル領域が分離され、ウェル領域に電気的に消去及び書き込み可能な不揮発性メモリセルが形成され、消去単位とされる。 - 特許庁

The nonvolatile semiconductor memory device includes: a memory cell array including memory cells MC; and a control unit 20 to control a signal applied to the memory cells.例文帳に追加

複数のメモリセルＭＣを有するメモリセルアレイと、複数のメモリセルに印加される信号を制御する制御部２０と、を備えた不揮発性半導体記憶装置が提供される。 - 特許庁

A semiconductor memory device is provided with a memory array section 1, word lines 2, memory cells 3, bit lines 4, sense amplifiers 5, dummy bit lines 6, dummy memory cells 7, and a plurality of dummy sense amplifiers 8a, 8b, 8c.例文帳に追加

半導体記憶装置に、メモリアレイ部１、ワード線２、メモリセル３、ビット線４、センスアンプ５、ダミービット線６、ダミーメモリセル７、および複数のダミーセンスアンプ８ａ，ｂ，ｃを設ける。 - 特許庁

To provide a vertical memory array including a plurality of non-volatile variable resistive memory cells.例文帳に追加

複数の不揮発性可変抵抗メモリセルを含む縦型のメモリアレイを提供する。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE CAPABLE OF ACCESSING ALL MEMORY CELLS BY RELATIVE ADDRESSING METHOD例文帳に追加

相対アドレス方式ですべてのメモリセルのアクセスを可能にする半導体メモリ装置 - 特許庁

To provide a nonvolatile semiconductor memory device that suppresses interference between memory cells.例文帳に追加

メモリセル間の干渉を抑制できる不揮発性半導体記憶装置を提供する。 - 特許庁

In a memory cell array, a plurality of memory cells having ferroelectric capacitors are arranged.例文帳に追加

メモリセルアレイは、強誘電体キャパシタを有する複数のメモリセルが配列されている。 - 特許庁

To increase the access speed of a nonvolatile semiconductor memory device using twin-memory cells.例文帳に追加

ツインメモリセルを用いた不揮発性半導体記憶装置のアクセスの高速化を図る。 - 特許庁