「Multi Gate」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A multi-gate driver module 23 is provided to transmit a converted power signal to each of a plurality of the full-bridge resonant converters 22 under the control of the central controller 21, and a reception signal processor module 24 coupled to a plurality of the charger blocks 14 is provided.例文帳に追加

中央制御部２１の制御によって複数のフルブリッジ共振型コンバーター２２に個別的にそれぞれ変換された電力信号が伝送されるように、マルチゲートドライバーモジュール２３及び複数個の充電ブロック１４と繋がれる受信信号処理モジュール２４を備える。 - 特許庁

The low-frequency secondary distortion component is then amplified by a low-frequency amplifier 16 and after its phase is adjusted by a phase shifter 17, this component is injected into a bias voltage that is applied to a gate of the final stage of the multi-stage high-frequency amplifier 13 or to a base bias by a bias circuit.例文帳に追加

そして、この低周波２次歪成分を低周波増幅器１６で増幅し、移相器１７で位相調整した後、多段高周波増幅器１３の最終段のゲート或いはベースバイアスにバイアス回路によって印加されるバイアス電圧に対して注入する。 - 特許庁

Further, it has impurity capture layers 21, 22, 23, 24 containing both or either of chlorine and fluorine in at least one of the upper layer of the multi component glass substrate 1, the upper layer of the contamination-preventing insulating film 21, the upper layer of the gate insulating film 6, and the upper layer of the interlayer isolation insulating film 8.例文帳に追加

さらに、前記多成分ガラス基板１の上層、前記汚染防止絶縁膜２１の上層、前記ゲート絶縁膜６の上層、前記層間分離絶縁膜８の上層の少なくとも一つに、塩素とフッ素の双方または片方を含む不純物捕獲層２１，２２，２３，２４を有している。 - 特許庁

Concretely, the rough part 18c having the different surface roughness from those of the upper surface and the neck part 18a of the camera body is formed by a multi-injection molding method for simultaneously resin-molding the camera body and the shutter release plate by injecting the plural kinds of resin materials in a metallic mold from a resin injection gate part.例文帳に追加

具体的には、複数の種類の樹脂材料を樹脂注入ゲート部から金型に注入してカメラ本体とシャッタレリーズ板を同時に樹脂形成するためのマルチインジェクション成形法により、カメラ本体の上面や頸部１８ａと異なる表面粗さを有する粗さ部１８ｃを形成する。 - 特許庁

To solve the problem that, in an inverter amplifier constituted of field effect transistors, since an amplification factor is made worse by gate voltage variation in a field effect transistor that is a constant current source and voltage variation is mixed via a DC bias electric wire in multi-stage connection, adverse influences are exerted each other and desired performance can not be obtained.例文帳に追加

電界効果型トランジスタで構成されるインバータアンプは、定電流源である電界効果型トランジスタのゲート電圧変動により増幅率が悪化し、多段接続時には直流バイアス電線を介して電圧変動が混合するため互いに悪影響を及ぼし合い、所定の性能が得られない。 - 特許庁

By designating the value to perform the logic emulation, the logical value is expressed with the plural physical signals (the round-up integer of Log2 < designated value) and by performing logic synthesis for dealing with multi-value and automatic arrangement/automatic wiring and mapping that information to a programmable gate array, the multivalued logic emulation can be performed.例文帳に追加

何値で論理エミュレーションを実施するかを指定することにより、論理値を複数（Ｌｏｇ２＜指定値＞の切り上げ整数）の物理信号で表現し、多値対応論理合成及び自動配置・自動配線を行い、その情報をプログラム可能ゲート・アレイにマッピングすることにより、多値論理エミュレーションを実行可能とする。 - 特許庁

To provide a laminate molding method, with which a multi-layered molding excellent in drape can be efficiently manufactured by a method wherein the sagging of an injected molten resin is eliminated and, at the same time, a skin material is prevented from being damaged in the neighborhood of a gate in a laminate molding method with a horizontal mold clamping type injection molding machine.例文帳に追加

本発明の目的は、横型締めタイプの射出成形機を使用して貼合わせ成形を行なう方法において、射出した溶融樹脂の垂下がりをなくするとともに、ゲート部付近の表皮材の損傷を防止し、風合の優れた多層成形品を効率的に製造できる貼合わせ成形方法を提供することにある。 - 特許庁

Current capacity of the FET at a high frequency signal input side is made greater than current capacity of the FET at a high frequency signal output side in the FETs of the multi-stage configuration to improve the maximum input power and the gate width of the FET at the high frequency signal output side is made to be narrower to prevent deterioration in the isolation characteristics.例文帳に追加

多段化したＦＥＴのうち、高周波信号入力側のＦＥＴの電流容量を高周波信号出力側のＦＥＴの電流容量よりも大きくすることにより最大入力電力を向上させるとともに、高周波信号出力側のＦＥＴのゲート幅を小さくすることによりアイソレーション特性の劣化を防ぐ。 - 特許庁

Each of the programmable interconnects, the pass devices, the look-up table circuits, and/or the multi-input logic circuits has at least one or more dynamic threshold metal oxide semiconductor (DTMOS) transistors, full-depleted metal oxide semiconductor (FDMOS) transistors, partially depleted metal oxide semiconductor (PDMOS) transistors and/or double-gate metal oxide semiconductor transistor.例文帳に追加

プログラマブルな相互接続部、パスデバイス、ルックアップテーブル回路、及び／又は多入力論理回路の各々は、ダイナミックしきい値金属酸化物半導体（ＤＴＭＯＳ）トランジスター、完全空乏化金属酸化物半導体（ＦＤＭＯＳ）トランジスター、部分空乏化金属酸化物半導体（ＰＤＭＯＳ）トランジスター、及び／又は２段ゲート金属酸化物半導体トランジスターの１つ以上を有する。 - 特許庁

In the cylindrical bond magnet made of magnetic powder and resin, the cylindrical bond magnet is a single body formed by injection molding, a trace of a gate is disposed at the center of an edge provided in an axial direction of the cylindrical bond magnet, and N and S poles are alternately subjected to multi-pole magnetization in an axial direction.例文帳に追加

本発明は、磁性粉末と樹脂からなる柱状のボンド磁石であって、上記柱状のボンド磁石は、射出成形によって成形された単一の成形体であり、ゲートの痕跡が柱状ボンド磁石の軸方向に設けられた端面の中央部に配置されているとともに、軸方向にＮ極とＳ極が交互に多極磁化されていていることを特徴とする。 - 特許庁