「Multi Gate」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Instead of a normal subtractive etching method, a multi-mesa FET structure forming method using a Damascene method gate process or a Damascene method alternate gate process is included.例文帳に追加

通常の減法エッチング法の代わりに、ダマシン法ゲート・プロセスもしくはダマシン法代替ゲート・プロセスを用いるマルチ・メサ型ＦＥＴ構造を形成する方法を含む。 - 特許庁

The multi-function differential logic gate has four inputs, which can be grouped into two pairs of true and complement signals.例文帳に追加

多機能差動論理ゲートは、２組の正信号と負信号のペアにグループ化することができる４個の入力を有する。 - 特許庁

Secondary processing such as gate cutting becomes unnecessary and multi-cavity production becomes easy to enable the reduction of product cost.例文帳に追加

ゲート切断等の２次加工が不要になり、また、多数個取りが容易になることにより製品コストの低減が可能になる。 - 特許庁

To provide the semiconductor device of a flat surface type multi-gate structure which can reduce a parasitic capacity.例文帳に追加

本発明は、寄生容量を低減できる平面型マルチゲート構造の半導体装置を提供することを目的とする。 - 特許庁

To provide an injection mold constituted so as to prevent a molten resin from flowing in the mold in a hot runner mold and facilitating the uniform filling adjustment of the molten resin in a multi-cavity mold or a multi-point gate mold, so called the adjustment of gate balance.例文帳に追加

ホットランナー金型において、溶融樹脂が金型内部に流入することがなく、また、多数個取り金型または多点ゲート金型における溶融樹脂の均等充填調整、いわゆるゲートバランス調整の容易な金型を提供する。 - 特許庁

To provide an automatic ticket examination gate capable of not impairing the convenience of the automatic ticket examination gate corresponding to a portable terminal and the convenience of a portable terminal having a multi-function independently of the arrangement state of a ticket examination gate for exit.例文帳に追加

出場予定の改札ゲートの整備状況にかかわらず、携帯端末に対応する自動改札ゲートの利便性、さらに、多機能を有する携帯端末の利便性をも損なわない自動改札ゲートを提供する。 - 特許庁

In a multi-gate type MIS transistor having a plurality of gate electrodes 3 formed on a semiconductor layer and allowed to be used for pixel switching elements, the channel length of the gate electrode 3 close to a drain area 5 and an accumulated capacity part 21 is set longer than that of the other gate electrode 3.例文帳に追加

画素スイッチング素子に用いられる、一つの半導体層に複数のゲート電極３を有するマルチゲート型ＭＩＳトランジスタにおいて、ドレイン領域５及び蓄積容量部２１に近いゲート電極３のチャネル長の寸法を他方のゲート電極３よりも長くする。 - 特許庁

The multi-function differential logic gate has four inputs, which can be grouped into two pairs of true and complement signals.例文帳に追加

多機能差動論理ゲートは、２組の真の信号と補数信号のペアにグループ化することができる４個の入力を有する。 - 特許庁

The asymmetric multi gate transistor comprises a semiconductor fin having uneven doping profile in one embodiment.例文帳に追加

１つの実施形態において、不均一なドーピング・プロファイルをもつ半導体フィンを有する非対称マルチゲート型トランジスタが示される。 - 特許庁

A storage means 5f in the multi-path noise elimination means 5 outputs a smoothed signal S5h resulting from smoothing the FM demodulation signal S4 for a period when a gate signal S5g is at 'H' (multi- path noise elimination period) as a multi-path noise eliminated FM demodulation signal S5.例文帳に追加

マルチパスノイズ除去手段５内の保持手段５ｆは、ゲート信号Ｓ５ｇが“Ｈ”の期間（マルチパスノイズ除去期間）はＦＭ復調信号Ｓ４を平滑化した平滑化信号Ｓ５ｈをマルチパスノイズ除去ＦＭ復調信号Ｓ５として出力する。 - 特許庁

The variable delay circuit 109 (110) is provided with a multi- input logic gate circuit 119 (121) each having three input terminals or more respectively.例文帳に追加

可変遅延回路１０９，１１０は３つ以上の入力端子を有する多入力論理ゲート回路１１９，１２１を備える。 - 特許庁

Also, writing or writing/erasure is conducted by applying pulse voltage or multi-step voltage to a gate section a plurality of times.例文帳に追加

また、複数回のパルス電圧または多段ステップ電圧をゲート部に印加することにより書き込みまたは書き込み／消去を行う。 - 特許庁

To provide a single electron multi-valued memory for multiple quantum point application applying them to the multi-valued memory by constituting EEPROM or the floating gate of a flash memory of two quantum points and its drive method.例文帳に追加

ＥＥＰＲＯＭあるいはフラッシュメモリの浮遊ゲートを２個の量子点で構成し、これらを多値メモリに応用した多重量子点応用単一電子多値メモリ及びその駆動方法を提供する。 - 特許庁

To optimize the area of the gate insulating film of a transistor element or the antenna size of the plural antenna parts of a conductive member connected to the gate insulating film even when the conductive member is constituted in a multi-level structure.例文帳に追加

トランジスタ素子のゲート絶縁膜に接続されている導電部材が多層構造でも、ゲート絶縁膜の面積や導電部材の複数のアンテナ部のアンテナサイズなどを最適化できるようにする。 - 特許庁

Further, a gate generating means 5g inactivates the gate signal S5g when a component discrimination result S14 from a means 14 for discriminating component around 19 kHz indicates a deactivated multi-path noise elimination operation.例文帳に追加

また、ゲート生成手段５ｇは、１９ＫＨｚ付近成分判定手段１４からの成分判定結果Ｓ１４がマルチパスノイズ除去動作オフを指示するとき、ゲート信号Ｓ５ｇを無効化する。 - 特許庁

When a source voltage of the main FET is exceeding that of the reference FET, a driving voltage is applied to a gate of the multi-source FET, when not exceeding, the driving voltage is cut off to the gate.例文帳に追加

メインＦＥＴのソース電位がリファレンスＦＥＴのソース電位を上回っているときマルチソースＦＥＴのゲートに駆動電圧を印可し反対のときマルチソースＦＥＴのゲートに駆動電圧を遮断する。 - 特許庁

To provide a gate circuit using a double insulated gate field effect transistor, an SRAM cell circuit, a multi-input CMOS gate circuit, a CMOS-SRAM cell circuit and an integrated circuit that simultaneously satisfy both of the high speed operation of a unit circuit and reduced power consumption.例文帳に追加

単位回路の、高速動作と消費電力の減少を両立させた二重絶縁ゲート型電界効果トランジスタを用いたゲート回路、ＳＲＡＭセル回路、多入力ＣＭＯＳゲート回路、ＣＭＯＳ−ＳＲＡＭセル回路、集積回路を提供することである。 - 特許庁

The initial value of the potential difference VGS between a gate and a source of a switching transistor upon a verify process is varied in accordance with the resistance value level of the multi-value information.例文帳に追加

スイッチングトランジスタのゲート・ソース間の電位差ＶＧＳのベリファイ時の初期値を、多値情報の抵抗値レベルに応じて異なる値とする。 - 特許庁

In an output operation, the two transistors operate as a multi-gate transistor, therefore, a current value in the output operation can be small.例文帳に追加

そして、出力動作の時には、２つのトランジスタがマルチゲートのトランジスタとして動作するため、出力動作の時の電流値を小さくできる。 - 特許庁

During an output operation, the two transistors operate as multi-gate transistors, so that the current value at the output operation can be made small.例文帳に追加

そして、出力動作の時には、２つのトランジスタがマルチゲートのトランジスタとして動作するため、出力動作の時の電流値を小さくできる。 - 特許庁

In the floating gate forming method of a flash memory element, by removing an oxynitride film for hard mask through multi-strip, seams are prevented from occurring in poly deposition for the floating gate, and by blank-etching of poly for the foating gate and making the upper end of the poly for the floating gate round, a void is prevented from occurring in poly deposition for a control gate.例文帳に追加

フラッシュメモリ素子のフローティングゲート形成方法において、ハードマスク用窒化膜をマルチストリップを通じて除去することにより、フローティングゲート用ポリ蒸着時にシームが発生することを防止し、フローティングゲート用ポリをブランクエッチングしてフローティングゲート用ポリの上端の角部を丸くすることにより、コントロールゲート用ポリ蒸着時にボイドが発生することを防止する。 - 特許庁

A pixel circuit adopting a transistor using an oxide semiconductor material regards a drive transistor or a sampling transistor as a multi-gate structure e.g. a double-gate structure for connecting two or more transistors in series.例文帳に追加

酸化物半導体材料を用いたトランジスタを採用する画素回路において、駆動トランジスタやサンプリングトランジスタを、２つ以上のトランジスタが直列に接続されたマルチゲート構造（例えばダブルゲート構造）とする。 - 特許庁

To improve the non-linearity in the off state while keeping the insertion loss low in the case of being used as a switch element and suppressing an element size, in a multi-gate semiconductor device having an inter-gate conductive area to which a balance resistor is connected.例文帳に追加

バランス抵抗器の接続されたゲート間伝導領域を有するマルチゲート半導体デバイスにおいて、スイッチ素子として使用した際の低挿入損失と素子サイズを抑えつつ、オフ時の非線形性を改善する。 - 特許庁

The p-channel type TFT of the pixel has a multi-gate structure comprising a plurality of channel formation regions 166 and 167 for reducing variation in off current.例文帳に追加

また、画素部のｐチャネル型ＴＦＴは、オフ電流のバラツキを低減するために、複数のチャネル形成領域１６６、１６７を有するマルチゲート構造とする。 - 特許庁

To provide a low cost valve gate type mold apparatus capable of making temperatures of respective valve gates uniform in a multi-cavity mold apparatus.例文帳に追加

複数個取りの金型装置において、各バルブゲートの温度を均一なものとし、またコストの低減を図ることができるバルブゲート式金型装置を提供する。 - 特許庁

A switching TFT 201 formed within a pixel is formed into a multi-gate structure, which is a structure focusing on reduction of an off-current value.例文帳に追加

画素内に形成されるスイッチング用ＴＦＴ２０１はマルチゲート構造になっており、オフ電流値の低減に重点をおいた構造となっている。 - 特許庁

Further, the present invention includes the above and an improvement of other FET devices, for example a drain and a source of protrusion shapes, a multi-facet gate-on insulator, and a MODFET (modulation dope FET).例文帳に追加

さらに、このことおよび他のＦＥＴデバイスの改良例えば、隆起状ソース／ドレインおよびマルチファセット・ゲート・オン・インシュレータ、ＭＯＤＦＥＴが開示される。 - 特許庁

To enable to erase electric charges accumulated in a floating gate, in a multi-value transistor having a lower writing voltage and a wider current window than those of a conventional transistor.例文帳に追加

従来よりも書込電圧が低くかつ電流ウインドウが広い多値トランジスタにおいて、フローティングゲートに蓄積された電荷を消去可能とする。 - 特許庁

Tunnel oxide films and storage nitride films are alternately deposited for the formation of a laminated gate structure, and multi-valued data are stored by the use of storage nitride films.例文帳に追加

積層ゲート構造中において、トンネル酸化膜と蓄積窒化膜とを繰り返し堆積し、複数の蓄積窒化膜を使って多値情報を記憶する。 - 特許庁

A channel formation region of a TFT with multi-gate structure is formed under wiring that is formed between adjacent pixel electrodes (or electrodes of an element).例文帳に追加

隣接する画素電極（又は素子の電極）の間に設けられた配線との下方にマルチゲート構造のＴＦＴのチャネル形成領域を設ける。 - 特許庁

SEMICONDUCTOR OPTICAL AMPLIFIER, ASE RADIATING OPTICAL SOURCE, OPTICAL GATE ARRAY, VARIABLE WAVELENGTH LASER, MULTI-WAVELENGTH LASER AND OPTICAL TRANSMISSION SYSTEM例文帳に追加

半導体光増幅器およびＡＳＥ放射用光源装置および光ゲートアレイおよび波長可変レーザ装置および多波長レーザ装置および光伝送システム - 特許庁

Stored or generated multi-bit words are scanned and converted into a gate voltage to be applied to the non-volatile memory cell until the electrical response from the non-volatile memory cell indicates that the voltage generated from the specific multi-bit word which has been applied to the gate matches the information stored in the non-volatile memory cell.例文帳に追加

格納または生成されたマルチビットワードは、非揮発性メモリセルからの電気的応答が、ゲートに印加されていた特定のマルチビットワードから生成された電圧が非揮発性メモリセルに格納された情報と一致することを示すまで、走査され、非揮発性メモリセルに印加されるゲート電圧に変換される。 - 特許庁

The boosting part 20 is constituted of a multi-stage boosting circuit, wherein gate oxide films of the capacity element constituted of MOS transistors included in each of multi-stage boosting circuit are the same, and thinner than a gate oxide film of the MOS transistor included in a circuit using an output of the boosting part 20 as a power source.例文帳に追加

昇圧部２０は、多段の昇圧回路から構成され、多段の昇圧回路のそれぞれに含まれるＭＯＳトランジスタで構成される容量素子のゲート酸化膜の厚さが同一であり、昇圧部２０の出力を電源とする回路に含まれるＭＯＳトランジスタのゲート酸化膜より薄い。 - 特許庁

The stack layer includes an insulating layer disposed on the channel region, a charge storage layer disposed on the insulating layer, a multi-layer tunneling dielectric structure on the charge storage layer, and a gate disposed on the multi-layer tunneling dielectric structure.例文帳に追加

スタック層は、チャネル領域上に配置した絶縁層、絶縁層上に配置した電荷蓄積層、電荷蓄積層上の多層トンネリング誘電体構造、および多層トンネリング誘電体構造上に配置したゲートを有する。 - 特許庁

A nitride film is arranged to overlap the source and gate electrodes of a MOS transistor, and the amount of the nitride film overlapping the gate electrode in its channel width direction is made variable by a pattern design value, thus realizing finer multi-Vth making.例文帳に追加

ＭＯＳトランジスターのソ−スとゲート電極にオーバラップするように窒化膜を配し、かつそのチャネル幅方向の窒化膜のゲート電極へのオーバラップ量をパターン設計値で可変することによりきめ細かなマルチＶｔｈ化を実現する。 - 特許庁

To provide a semiconductor memory device which is equipped with a cell transistor that is capable of controlling the electric charges on a floating gate and storing multi-valued data exceeding the quaternary data.例文帳に追加

フローティングゲートの電荷蓄積状態を制御し、４値を超える多値データを記憶することが可能なセルトランジスタを備えた半導体記憶装置を提供する。 - 特許庁

To propely control a weld line with simple mold structure in a molding method of resin molded object employing a multi-point gate type injection molding method, and a mold therefor.例文帳に追加

多点ゲート式射出成形工法を採用した樹脂成形体の成形方法及び成形金型において、簡単な型構造でウエルドラインの適正な制御を行なう。 - 特許庁

To provide a propylene resin composition excellent in a weld appearance and a flow-mark appearance of a molded product molded by a multi-gate system and having good mechanical characteristics and fluidity.例文帳に追加

多点ゲートで成形される成形体において、ウエルドやフローマーク外観に優れ、かつ機械物性や流動性が良好なポリプロピレン樹脂組成物を提供する。 - 特許庁

To provide a multi-gate field effect transistor that can prevent metal contamination even if a planarizing process is carried out, and to provide a method for manufacturing the same.例文帳に追加

平坦化工程を行っても、金属汚染を防止することのできるマルチゲート型電界効果トランジスタおよびその製造方法を提供することを可能にする。 - 特許庁

To provide a substrate for mounting a semiconductor, a semiconductor device, and a process for fabricating excellent in a gate break nature, preventing the occurrence of a void, and suitable for multi-array formation.例文帳に追加

ゲートブレーク性に優れ、ボイドの発生の防止、かつマルチアレイ化に適した半導体搭載用基板と半導体装置および製造方法を提供することを目的とする。 - 特許庁

Beyond the Sanmon gate, there is Nyoirin-do (the main hall) to the front with its hip roof covered with Japanese cypress bark shingles, and to the left, there are 'kuri' (priests' living quarters) and treasure hall, and a 'tahoto' pagoda (multi-treasure pagoda) in a place one step higher. 例文帳に追加

山門を入ると正面に寄棟造檜皮葺きの如意輪堂（本堂）があり、左方に庫裏、宝物殿、一段高いところに多宝塔がある。 - Wikipedia日英京都関連文書対訳コーパス

To provide a logic circuit capable of realizing the composite gate of multi-input without increasing a delay time by deciding a logical value by the variation of a current.例文帳に追加

電流の変化によって論理値を決定することにより、遅延時間を増大させることなく、多入力の複合ゲートを実現することができる論理回路を提供する。 - 特許庁

To provide multi-series power conversion equipment wherein surge voltage suppression is carried out by an active gate drive technique and further loss in a snubber circuit can be reduced.例文帳に追加

アクティブゲート駆動技術によるサージ電圧抑制を行ないながら、スナバ回路の損失を低減することが可能な多直列の電力変換装置を提供する。 - 特許庁

The method relates to wafer processing utilizing multilayer processing procedure including one or more measuring processes, one or more poly-etching (P-E) processes and one or more metal gate etching processes, and the multilayer/multi-input/multi-output (MLMIMO) model and library.例文帳に追加

本発明は、1つ以上の測定処理、1つ以上のポリエッチング(P-E)処理及び1つ以上の金属ゲートエッチング処理を有する多層処理手順並びに多層/多入力/多出力(MLMIMO)モデル及びライブラリを用いてウエハを処理する方法を供する。 - 特許庁

An oxide semiconductor reduces oxygen omission from a channel material, by narrowing the regions producing oxygen omission, when imparting current supply capability of channel width and channel length equivalent to a single gate structure by using the multi-gate structure.例文帳に追加

酸化物半導体においてマルチゲート構造を用いることで、シングルゲート構造と同等のチャネル幅、チャネル長の電流供給能力を持たせる際に、酸素抜けが生ずる領域を狭め、チャネル材料からの酸素抜けを低減することができる。 - 特許庁