「Multi Gate」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To reduce a flicker of a color liquid crystal display device in multi-gap structure by nearly equalizing level shift voltages ΔV of pixel electrode potentials of respective pixels of R, G, and B when a gate pulse is turned off.例文帳に追加

マルチギャップ構造のカラー液晶表示装置において、Ｒ、Ｇ、Ｂの各画素のゲートパルスオフ時の画素電極電位のレベルシフト電圧ΔＶをほぼ同じとし、フリッカーを低減する。 - 特許庁

A positive bias voltage is supplied to the gate to inject holes into the charge storage layer through the multi-layer tunneling dielectric structure by +FN tunneling so that the threshold voltage of the device is decreased.例文帳に追加

ゲートに正のバイアスを供給し、＋ＦＮトンネリングによって、多層トンネリング誘電体構造を介して電荷蓄積層に正孔を注入し、素子の閾値電圧を減少させる。 - 特許庁

The multilayer high frequency package board comprises a gate bias line 106 having a stabilizing resistance 7 on the backside for stabilizing the operation of high frequency circuit elements 100a, 100b having multi-stage- connected amplifier circuits.例文帳に追加

多段接続された増幅回路を備える高周波回路素子１００ａ，１００ｂの動作を安定化させる安定化抵抗７を裏面に形成したゲートバイアス線路１０６に設けた。 - 特許庁

A negative bias voltage is supplied to the gate to inject electrons into the charge storage layer through the multi-layer tunneling dielectric structure by -FN tunneling so that the threshold voltage of the device is increased.例文帳に追加

ゲートに負のバイアスを供給し、−ＦＮトンネリングによって、多層トンネリング誘電体構造を介して電荷蓄積層に電子を注入し、素子の閾値電圧を増大させる。 - 特許庁

To provide a method for producing a multi-voltage flash memory integrated circuit structure on a semiconductor substrate (16), having a plurality of shallow trench isolations (18) and a floating gate structure (22).例文帳に追加

複数のシャロートレンチアイソレーション（１８）とフローティングゲート構造（２２）とを有する半導体基板（１６）の上に多電圧フラッシュメモリ集積回路構造を製造するための方法を提供する。 - 特許庁

To decrease the number of times of switching gate voltage by decreasing the number of required thresholds, to eliminate the need for pre-charge technology in operation reading multi-level data from a non-volatile memory, and to reduce transient difficulty of design of a non-volatile semiconductor storage device using a multi-level technology.例文帳に追加

不揮発性メモリセルから多値を読み取る動作において、必要な閾値の数を減らしてゲート電圧の切換回数を少なくすること、及び、プリチャージ技術を不要とすること、並びに、多値技術を用いる不揮発性半導体記憶装置の過渡的な設計の難易度を下げること。 - 特許庁

To provide a method for manufacturing light diffusion plate capable of economically molding a large-size light diffusion plate by using a mold for injection molding having a multi-pinpoint gate and capable of treating an obtained molding so that a pinpoint gate trace does not exert an optical influence on a display screen.例文帳に追加

多点ピンポイントゲートを有する射出成形用金型を用いて大型の光拡散板を経済的に成形し、得られた成形品をピンポイントゲート跡が表示画面に光学的影響を与えないように処理することができる光拡散板の製造方法を提供する。 - 特許庁

In this multi-stage supercharging apparatus having a high pressure stage waste gate valve 7 provided in a high pressure stage turbine 20, the high pressure stage waste gate valve is disposed at the downstream side of an opening part 20b provided in a high pressure stage turbine case 20a and bypassing the upstream side and the downstream side of a turbine rotor 20c.例文帳に追加

高圧段タービン２０に設けられた高圧段ウェイストゲートバルブ７を有する多段過給装置において、高圧段ウェイストゲートバルブを、高圧段タービンケース２０ａに設けられタービンロータ２０ｃの上流側と下流側とをバイパスする開口部２０ｂの下流側に配置する。 - 特許庁

To reduce the current collapse as well as the gate leak current to improve gate breakdown voltage and reduce dark current, in a nitride semiconductor field-effect transistor having the multi-layered structure of nitride silicon film and a high dielectric film.例文帳に追加

本発明が解決しようとする課題は、窒化珪素膜と高誘電体膜の多層構造を有する窒化物半導体電界効果トランジスタにおいて、電流コラプスを低減し、ゲートリーク電流を低減させゲート耐圧を向上させるとともに、暗電流を低減させることである。 - 特許庁

To provide a new, efficient and highly cost-effective method of introducing fluorine into Hf-based dielectric gate stacks of planar or multi-gate devices (MuGFET), resulting in a significant improvement in negative bias temperature instability (NBTI), and positive bias temperature instability (PBTI).例文帳に追加

プレーナ装置またはマルチゲート装置（ＭｕＧＦＥＴ）のＨｆベースの誘電体ゲートスタックに、フッ素を導入し、負バイアス温度安定性および正バイアス温度安定性（ＮＢＴＩおよびＰＢＴＩ）を大幅に改良する、新規で、効果的で、費用対効果の高い方法を提供する。 - 特許庁

Thus, a state of the latch circuits 11-18 depends on an output of the neighboring latch circuits so as to eliminate the need for a multi-input logic gate where delays are increased with number of stages of latch circuits.例文帳に追加

そのため、各ラッチ回路１１〜１８の状態が近隣のラッチ回路の出力で決まるようになり、ラッチ回路の段数と共に遅延が増加する多入力の論理ゲートが不要になる。 - 特許庁

On the first floor of Station Gate, ticket gates, ticket counters for ordinary seats, those for reserved seats (today's ticket of lounge seat), weekday pay-off counters, a multi-purpose restroom, and a Tafi Shop (available only after entering) are situated. 例文帳に追加

ステーションゲート1階部分には、入場門改札・一般入場券発売所・指定席発売所（当日発売のラウンジシート）・平日払戻所・多目的トイレ・ターフィーショップ（入場後の利用のみ）などがある。 - Wikipedia日英京都関連文書対訳コーパス

On the second floor of the Station Gate, ticket gates, ticket counters for ordinary seats (expected to be in use from the autumn of 2009), and for reserved seats (today's ticket of A-grade reserved seat), a multi-purpose restroom and elevators are situated. 例文帳に追加

ステーションゲート2階部分には、入場門改札・一般入場券発売所（2009年秋季開催からの予定）・指定席発売所（当日発売のA指定席）・多目的トイレ・エレベーターなどがある。 - Wikipedia日英京都関連文書対訳コーパス

To provide a pulsed light source apparatus of lightweight and high stability for a multi-photon imaging equipment, which can improve an SNR by a comparatively simple configuration without using a synchronous circuit and an active time gate.例文帳に追加

同期回路や能動的時間ゲートを使用しない比較的単純な構成により、ＳＮＲを向上できる小型で安定性が高い多光子イメージング装置用パルス光源装置を提供する。 - 特許庁

To provide a semiconductor device and its method for manufacturing which has a MOSFET with a high quality and high performance multi gate, wherein the processing accuracy of a support is enhanced to support the lower plane of a semiconductor layer.例文帳に追加

半導体層の下面を支える支持部の加工精度が高められた高品質かつ高性能なマルチゲートを持つＭＯＳＦＥＴを有する半導体装置及びその製造方法を提供する。 - 特許庁

One or a plurality of field effect transistors are layered in the thickness direction of a multi-layer film for a basic unit planarly juxtaposing and arranging one or the plurality of the field effect transistors forming a gate electrode, a source electrode and a drain electrode on the surface of the semiconductor multi-layer film, and the gate electrode, the source electrode and the drain electrode of each field effect transistor are connected respectively.例文帳に追加

半導体多層膜表面にゲート電極、ソース電極およびドレイン電極が形成されてなる電界効果トランジスタの１個または複数個が平面的に並列配置された基本ユニットに対して、前記多層膜の厚さ方向に１個または複数個の電界効果トランジスタが積層され、かつ、各電界効果トランジスタの前記ゲート電極、ソース電極、およびドレイン電極同士がそれぞれ接続された構造。 - 特許庁

Directly connected or multi-gate FETs (Q1, Q2) are employed in place of diodes as components constituting a transmission / reception changeover switching circuit in a wireless communication system and the resistance of gate resistors (R11 to R13, R21 to R23) connected between each gate terminal and a control terminal is selected smaller from a higher voltage application side toward a lower voltage application side.例文帳に追加

無線通信システムにおける送受信切替え用のスイッチ回路を構成する素子としてダイオードの代わりに直列接続もしくはマルチゲートのＦＥＴ（Ｑ１，Ｑ２）を用い、各ゲート端子と制御端子との間に接続されるゲート抵抗（Ｒ１１〜Ｒ１３，Ｒ２１〜Ｒ２３）の抵抗値を、高い電圧が印加される側から低い側へ順に小さくするようにした。 - 特許庁

This multi-voice demodulator is a multi-voice demodulator having a noise canceller, and band elimination filters 5, 16 to eliminate a sub voice carrier are placed to a pre-stage of main voice and sub voice signal gate circuits 7, 17 to decrease a change in a storage level by the sub voice carrier so as to reduce a noise by the holding operation in the case of the holding.例文帳に追加

ノイズキャンセラーを有する音声多重復調器で主音声および副音声信号のゲート回路７，１７の前段に副音声キャリアを除去する帯域除去フィルタ５，１６を設置し、保持動作時、副音声キャリアによる保持レベルの変化をおさえ保持動作によるノイズを低減する。 - 特許庁

To provide a gate structure of a flash memory cell which has a multi-capacitor structure capable of increasing programming and erasing rates by an increase in the coupling ratio, a method of forming the same, and a method of forming the dielectrics film for the same.例文帳に追加

カップリング比の増加によるプログラム及び消去速度を増加させることができる、マルチキャパシタ構造を有するフラッシュメモリセルのゲート構造とその形成方法及び誘電体膜形成方法を提供すること。 - 特許庁

As a result, the number of sealing gates and heat insulating gates is reduced, the reliability of the sealing gate is improved and a multi-purpose treatment such as the vacuum evaporation recovering treatment and the heating treatment of a metal are performed at the same time.例文帳に追加

これにより気密扉、断熱扉の数を減らすとともに、気密扉のシールの信頼性を向上することができ、また真空蒸発回収処理や金属の熱処理などの多目的な処理が同時にできる。 - 特許庁

The gate driver 102 sequentially supplies scanning signals to scanning signal lines 111, and when the gradation data 122 is inputted, the source driver 103 processes it by D-A conversion and outputs a multi-gradation pixel signal.例文帳に追加

ゲートドライバ１０２が走査信号線１１１に対して順次に走査信号を与えると共に、ソースドライバ１０３は階調データ１２２が入力された場合、ＤＡ変換して多階調の画素信号を出力する。 - 特許庁

A gate circuit constituted so as to execute low voltage multi- input operation includes only an input diode connected to one of transistors(TRs) forming a differential pair so that the number of diodes can be reduced into half.例文帳に追加

低電圧多入力動作のために構成したゲート回路は、差動対を形成するトランジスタの一方に接続された入力ダイオードのみを含み、これによって入力ダイオードの数を半分に削減する。 - 特許庁

To provide a control device for an internal combustion engine capable of precisely controlling an air-fuel ratio for each cylinder independently of an opening/closing state of a WGV (waste gate valve) in a multi-cylinder internal combustion engine with a supercharger having the WGV.例文帳に追加

ＷＧＶを有する過給機付きの多気筒内燃機関において、ＷＧＶの開閉状態によらず、気筒別の空燃比を高精度に制御することのできる内燃機関の制御装置を提供する。 - 特許庁

To readily attain energy recovery of torque brake in the opposite direction by an easy signal conversion of gate voltage, to apply a smooth and reliable brake torque to a motor, at the same time, and to recover the maximum motor generating energy, without requiring a complex electric circuit frame work for a multi-phase coil.例文帳に追加

簡単なゲート・ボルテージ(Gate Voltage)の信号転換によって、反対方向トルクブレーキのエネルギー回収を容易く実現し、同時に電動機にスムーズ且つ信頼できるブレーキトルクを提供し、且つマルチフェーズ・コイルのために複雑な電気回路フレームワークを必要とせず、モーター動力エネルギーを最大限に回収する。 - 特許庁

In the method for manufacturing light diffusion plate, the pinpoint gate trace on a planar injection molding which is formed by injection-molding thermoplastic resin by the use of a mold with a multi-pinpoint gate into a plate shape is machined by using a tool provided with a grinding means on the surface of a nearly globular base metal with a rotation shaft.例文帳に追加

ピンポイントゲートを有する金型を用いて熱可塑性樹脂を板状に射出成形し、得られた板状の射出成形品のピンポイントゲート跡を、回転軸付きの略球形の台金の表面に削るための手段が設けられてなる工具を用いて削ることを特徴とする光拡散板の製造方法。 - 特許庁

There is provided a multi-bit nonvolatile memory device comprising a channel region formed on a semiconductor substrate, a source or a drain forming a shottky contact with the channel region, a central gate electrode formed on a part of the channel region, first and second side wall gate electrodes formed in the channel region outside the central gated electrode, and first and second storage nodes formed between the channel region and the side wall gate electrode.例文帳に追加

半導体基板に形成されたチャンネル領域、チャンネル領域とショットキーコンタクトをなしているソース及びドレイン、チャンネル領域の一部分上に形成された中央ゲート電極、中央ゲート電極の外側のチャンネル領域に形成された第１及び第２側壁ゲート電極、及びチャンネル領域と側壁ゲート電極との間に形成された第１及び第２ストレージノードを備えるマルチビット不揮発性メモリ素子。 - 特許庁

The gate- insulating film 2 discretely including the trap has a discrete trap for storing information charge, carriers can be locally injected, and one memory cell forms a multi-storage cell for accumulating information of at least two bits.例文帳に追加

離散的にトラップを含むゲート絶縁膜２は情報電荷を蓄えるための離散的トラップを持ち、局所的なキャリアの注入が可能であり、１個のメモリセルは少なくとも２ビット分の情報を蓄積するマルチストーレッジセルを成す。 - 特許庁

To turn on and off a power source at a high speed by providing a gate which can unequivocally determine the level of each node of a multi-input logic circuit, and thus surely reducing a through current and reducing a leak current.例文帳に追加

多入力の論理回路の各ノードのレベルを一義的に決定することが可能なゲートを設けることにより、貫通電流の低減を確実にし、かつ、漏洩電流を低減して高速の電源オンオフを可能にする。 - 特許庁

Each of the multi-stage shift register unit circuits 14 includes a transistor Tr3 to which a CK1 signal is input to one of a source (S) or a drain (D), and a CK2 signal obtained by substantially inverting the CK1 signal is input to a gate.例文帳に追加

また、複数段のシフトレジスタ単位回路１４の各々は、ＣＫ１信号がソース（Ｓ）またはドレイン（Ｄ）のうち一方に入力され、ＣＫ１信号を略反転したＣＫ２信号がゲートに入力されるトランジスタＴｒ３を含む。 - 特許庁

To obtain an injection molding method for a thermoplastic resin having a bright material, which is relatively reduced in shape restriction and can cope with even a multi-point gate to obtain a molded product with a weld line or a flow line suppressed.例文帳に追加

光輝材を有する熱可塑性樹脂の射出成型方法であって、比較的形状の制限が少なく、多点ゲートでも対応可能な射出成型方法、及びウェルドラインやフローラインが抑制された成型品を得ること。 - 特許庁

A SiO_2 thin film 107, a tangsten gate electrode 108, and a SiO_2 thin film 109 are selectively formed in this order on an n^+-type GaN semiconductor layer 104, and a stripe-shaped opening is formed in three-layer multi-layer structure.例文帳に追加

ｎ＋型ＧａＮ半導体層１０４上に選択的にＳｉＯ_２薄膜１０７、タングステンゲート電極１０８、ＳｉＯ_２薄膜１０９がこの順に形成され、３層の多層膜構造にはストライプ状の開口部が形成されている。 - 特許庁

To avoid unnecessary power consumption by actively removing hazard occurrence even when an input signal to a combinational logic circuit composed of a multi-stage logic gate such a Galois field inverse element calculating circuit has an excessive transition.例文帳に追加

ガロア体逆元計算回路などの多段論理ゲートで構成される組合せ論理回路への入力信号に過渡的な遷移が発生する場合でも、ハザードの発生を能動的に除去し、無駄な電力消費を回避する。 - 特許庁

When a model which represents one transistor as a single transistor is defined as a mono-transistor mode, and a model which represents one transistor as a structure that multiple sub transistors are connected in series and the gate insulation film capacitor is connected to each sub transistor is defined as a multi-transistor mode, the mono-transistor model or the multi- transistor model is chosen to simulate each transistor.例文帳に追加

ひとつのトランジスタを、そのままひとつのトランジスタで表すモデルを、モノトランジスタモデルと定義し、ひとつのトランジスタを、複数のサブトランジスタが直列に接続され、各々のサブトランジスタにゲート絶縁膜容量が接続された構造で表すモデルを、マルチトランジスタモデルと定義したとき、各々のトランジスタに対して、モノトランジスタモデルと、マルチトランジスタモデルとを、選択して用いる。 - 特許庁

In the high frequency switching circuit, a high frequency signal via either a source electrode 102 or a drain electrode 103 in a multi-gate FET 100 is inputted and outputted via the other electrode, and controls high frequency signal passing or blocking is controlled by the electric potentials of control terminals connected to multiple gate electrodes 107, 108 and 109.例文帳に追加

マルチゲートＦＥＴ１００のソース電極１０２とドレイン電極１０３の一方から高周波信号が入力して他方から出力されると共に、複数のゲート電極１０７、１０８、１０９に接続された制御端子の電位により高周波信号の通過および遮蔽を制御する高周波スイッチ回路用半導体装置である。 - 特許庁

The thin film transistor 10 has a polycrystalline silicon film 1a as an active layer and has a multi-gate structure where a first thin film transistor section 10a on the drain side and a second thin film transistor 10b on the source side are connected in series.例文帳に追加

薄型トランンジスタ１０は、多結晶シリコン膜１ａを能動層として有しており、ドレイン側の第１の薄膜トランジスタ部１０ａと、ソース側の第２の薄膜トランジスタ部１０ｂとが直列接続されたマルチゲート構造を有している。 - 特許庁

To suppress a rapid rate of current rise (dI/dt) in a semiconductor device forming a multi-level inverse transform circuit, a sudden rate of change of voltage (dV/dt), and disturbance to a gate circuit, and improve downsizing, economy, and reliability.例文帳に追加

多レベル逆変換回路を構成する半導体素子の急峻な電流の立ち上がり（ｄＩ／ｄｔ）、電圧急変（ｄＶ／ｄｔ）、またゲート回路への外乱を抑制すると共に、小型化、経済性、および信頼性の向上を図ること。 - 特許庁

To provide a multi-gate conveyor that performs simultaneously conveyance, direction change and forking operation with respect to a plate glass to improve reliability of a device in complex operation, and to implement the operation quickly and easily without any interval to improve work efficiency.例文帳に追加

板ガラスに対する搬送、方向転換及びフォーク作業を同時に行うことによって、複合作業遂行による装置の信頼性を向上させ、また、インターバルのなしに迅速且つ容易に行うことによって、作業能率を大幅向上させる。 - 特許庁

Even when damage intensity or an antenna rate is made different for the plural antenna parts of the conductive member in the multi-layered structure, the total amounts of the damages of the gate insulating film can be accurately calculated, and the integrated circuit device in the optimal structure can be designed with satisfactory efficiency.例文帳に追加

多層構造の導電部材の複数のアンテナ部ごとにダメージ強度やアンテナ比が相違してもゲート絶縁膜のダメージ総量を正確に算出でき、最適な構造の集積回路装置を良好な効率で設計できる。 - 特許庁

In the case that a short-circuit takes place between the gate and the source or between the base and the emitter in one of the unit cells configuring a multi-cell, a DC cut-off characteristic of a diode arranged by each unit cell suppresses the effect on operations of the other normal unit cells.例文帳に追加

マルチセルを構成する単位セルの１つで、ゲート−ソース間あるいはベース−エミッタ間に短絡があった場合には、単位セル毎に配置されたダイオードの直流遮断特性により、他の正常な単位セルの動作への影響を抑える。 - 特許庁

In the multi-layer preform, a resin whose molecular weight is smaller than that of an inner and outer layer resin in an amount of 10-80 wt.% of the total is incorporated in the inner and outer layer resin as an intermediate layer, and no gate is provided in the bottom.例文帳に追加

内外層樹脂中に全体当たり１０乃至８０重量％の内外層樹脂に比して分子量の小さい樹脂が中間層として内封されており、且つ底部にゲート部を有しないことを特徴とする多層プリフォーム。 - 特許庁

To realize a method for manufacturing a multi-layered resist structure substrate and a T type dummy gate structure substrate, which can form a coated oxide film layer of a uniform thickness, can easily remove a resist layer and can prevent reduction in mechanical strength of the substrate.例文帳に追加

塗布酸化膜層の厚みが均一であり、かつ、レジスト層の除去が容易であり、さらに、基板の機械的強度の低下を生じることのない多層レジスト構造基板およびＴ型ダミーゲート構造基板の製造方法を提供する。 - 特許庁

The unit cell 200 of a multi bit nonvolatile memory element comprises a plurality of channels 215 and 220 formed vertically, storage nodes 225 and 230 formed vertically on the outside of that channel, a control gate 240 surrounding the upper part of that channel and storage node and the side face of the storage node, and an insulating film 235 interposed between that channel, storage node and control gate.例文帳に追加

マルチビット不揮発性メモリ素子の単位セル２００は、垂直に形成された複数のチャンネル２１５，２２０と、そのチャンネルの外側に垂直に形成されたストレージノード２２５，２３０と、そのチャンネル及びストレージノードの上部とストレージノードの側面とを取り囲んでいる制御ゲート２４０と、そのチャンネル、ストレージノード及び制御ゲートの各間に介在された絶縁膜２３５と、を含む。 - 特許庁

A delay determined by a time constant depending on an output resistance and a diffusion layer capacitance of a MOS transistor(TR) single body connected to each input terminal and being a component of the multi-input logic gate circuit is used for a minimum unit of the variable delay time.例文帳に追加

多入力論理ゲート回路を構成するＭＯＳトランジスタであって、各入力端子に接続されるＭＯＳトランジスタ単体の拡散層容量と出力抵抗で決まる時定数による遅延を、可変遅延時間の最小単位として用いる。 - 特許庁

To provide a polysilicon TFT of a multi-gate structure and its manufacturing method which controls a leakage current of the polysilicon TFT to a minimum level, avoids a problem of a registration in a photolithography, and symmetrizes the length of a LDD area accurately.例文帳に追加

ポリシリコンＴＦＴのリーク電流を最低限に抑えると共に、フォトリソグラフィにおける重ね合わせの問題を回避して、ＬＤＤ領域の長さを精度良く対称とできるマルチゲート構造のポリシリコンＴＦＴおよびその製造方法を提供する。 - 特許庁

To improve a power cycle resistance and reliability by improving a heat generating loss increased in connection with the increased capacity of a semiconductor chip, by efficiently radiating heat to the outside of a device for an object such as a multi-chip module in which an IGBT (Insulated Gate Bipolar Transistor) and an FWD are combined.例文帳に追加

ＩＧＢＴとＦＷＤを組合せたマルチチップモジュールなどを対象に、半導体チップの大容量化に伴って増加する発熱損失を効率よく外部に放熱してパワーサイクル耐量，信頼性の向上化が図れるように改良する。 - 特許庁