「N- type」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

Further, in the case of a=5, it exhibits the properties of an N type or P type semiconductor according to temperature conditions.例文帳に追加

なおa＝５の場合、温度条件により、Ｎ型又はＰ型半導体の性質を呈する。 - 特許庁

Thus, a thickness of a p-type region increases below the N-type well region 20.例文帳に追加

これにより、Ｎ型ウェル領域２０の下方において、Ｐ型を有する領域の厚さが増す。 - 特許庁

To provide a thin film transistor including n-type and p-type CIS, and to provide a method of manufacturing the same.例文帳に追加

ｎ型及びｐ型ＣＩＳを含む薄膜トランジスタ及びその製造方法を提供する。 - 特許庁

A region other than the n+ type regions 6 in the p-type layer 4 is a body region 7.例文帳に追加

一方、ｐ型層４においてｎ^+型領域６以外の領域は、ボディ領域７である。 - 特許庁

In the semiconductor device, a P-type body region 10 is formed in the surface layer portion of an N-type epitaxial layer 6.例文帳に追加

Ｎ型のエピタキシャル層６の表層部には、Ｐ型のボディ領域１０が形成されている。 - 特許庁

A gate insulating film 118 is formed on the p-type well 114 and the n-type well 117.例文帳に追加

ｐ型ウェル１１４，及びｎ型ウェル１１７上にゲート絶縁膜１１８が形成されている。 - 特許庁

The p-type clad region 15, the first i-type buried layer 35 and the n-type buried layer 33 form a pin structure.例文帳に追加

ｐ型クラッド領域１５、第１のｉ型埋め込み層３５及びｎ型埋め込み層３３がｐｉｎ構造を成す。 - 特許庁

At first, an N-type embedded region 5 and P-type embedded regions 6 are formed on a P-type semiconductor base board 4.例文帳に追加

まず、Ｐ型半導体基板４上にＮ型埋め込み領域５およびＰ型埋め込み領域６を形成する。 - 特許庁

In a thinning type IGBT element, an N-type hole stopper layer 19 is formed on a P-type float layer 18 of a dummy cell.例文帳に追加

間引き型のＩＧＢＴ素子において、ダミーセルのＰ型のフロート層１８にＮ型のホールストッパー層１９を設ける。 - 特許庁

Then, a P^+- type layer 9 is formed by diffusing a P-type impurity into the surface layer of the N^--type channel layer 8.例文帳に追加

その後、Ｎ^-型チャネル層８の表層部にＰ型不純物を気相拡散させることで、Ｐ^+型層９を形成する。 - 特許庁

An n+-type diffusion layer 16 is formed on the side counterposed to the p-type diffusion layer 14 of the p-type diffusion layer 15.例文帳に追加

ｐ型拡散層１５のｐ型拡散層１４に対向する側にはｎ^+型拡散層１６が形成される。 - 特許庁

The p-type first buried layer 70a_1 is composed of InP doped with n-type impurities and p-type impurities (Zn).例文帳に追加

ｐ型第１埋め込み層７０ａ_１は、ｎ型不純物及びｐ型不純物（Ｚｎ）がドープされたＩｎＰからなる。 - 特許庁

A p-type buried layer 3' is provided in an n-type buried layer 2 provided on a p-type semiconductor substrate 1.例文帳に追加

ｐ型の半導体基板１に設けられたｎ型埋め込み層２には、ｐ型埋め込み層３´が設けられている。 - 特許庁

Thus areas of the p-type active layers 2a between the p-type electrode 3 and the n-type electrodes 4 become light- emitting regions 6.例文帳に追加

ｐ電極３とｎ電極４との間におけるｐ型活性層２ａの領域が発光領域６になる。 - 特許庁

Subsequently, the surface side of the N-type substrate 10 is planarized (FIG.2(d)) to make the P type epitaxial layer 12 be a P type layer 3.例文帳に追加

この後、Ｎ型基板１０の表面側を平坦化し（図２（ｄ））、Ｐ型エピタキシャル層１２をＰ型層３とする。 - 特許庁

In addition, a p-type latch-up preventing layer PL is provided between a p^+-type contact layer PC and the n-type hole barrier layer NHB.例文帳に追加

さらに、ｐ^＋型コンタクト層ＰＣとｎ型ホールバリア層ＮＨＢの間にｐ型ラッチアップ防止層ＰＬを設ける。 - 特許庁

The gate protection diode 30 includes a first p-type region 31, an n-type region 32, and a second p-type region 33.例文帳に追加

ゲート保護ダイオード３０は、第１のｐ型領域３１とｎ型領域３２と第２のｐ型領域３３とを含む。 - 特許庁

A P-type second drain region 6 is formed in an N-type well region 4 formed in a P-type semiconductor substrate 2.例文帳に追加

Ｐ型半導体基板２に形成されたＮ型ウェル領域４にＰ型第２ドレイン領域６が形成されている。 - 特許庁

A buried-type semiconductor laser 12 and a high mesa ridge type modulator 14 are provided on an n-type InP substrate 10.例文帳に追加

ｎ型ＩｎＰ基板１０上に、埋め込み型半導体レーザ１２とハイメサリッジ型変調器１４が設けられている。 - 特許庁

An n++-type drain region 4 is formed in comb shape, in plan view, and surrounded by an n-type semiconductor layer 3, a p+-type well region 5, an n++-type source region 6, and a p++-type base contact region 7.例文帳に追加

平面形状において、ｎ^++形ドレイン領域４が略くし形の形状に形成され、ｎ形半導体層３、ｐ^+形ウェル領域５、ｎ^++形ソース領域６、ｐ^++形ベースコンタクト領域７がｎ^++形ドレイン領域４を囲むように形成されている。 - 特許庁

In an IGBT, an N--type epitaxial layer 3 is formed on a P+-type silicon substrate 1 via an N+-type silicon layer 2, and a P-type impurity diffusion region 4 and an N+-type impurity diffusion region 5 are formed in the surface layer part of the epitaxial layer 3.例文帳に追加

ＩＧＢＴにおいて、Ｐ^+ 型シリコン基板１の上にＮ^+ 型シリコン層２を介してＮ^- 型エピタキシャル層３が形成され、エピタキシャル層３の表層部にＰ型不純物拡散領域４およびＮ^+ 型不純物拡散領域５が形成されている。 - 特許庁

In this manufacturing method, an undoped GaN buffer layer 3, an n-type GaN layer 3 and a p-type GaN layer 4 are formed in sequence on a saphire substrate 1, and a part between the p-type GaN layer 4 and the n-type GaN layer 3 is removed to expose the n-type GaN layer 3.例文帳に追加

サファイア基板１上にアンドープのＧａＮバッファ層２、ｎ型ＧａＮ層３およびｐ型ＧａＮ層４を順に形成し、ｐ型ＧａＮ層４からｎ型ＧａＮ層３までの一部領域を除去し、ｎ型ＧａＮ層３を露出させる。 - 特許庁

Since the NchMOS9 is formed in an N-type well region 17, a substrate current does not flow to the P-type substrate 1 when the NchMOS9 is operated, thus a parasitic bipolar transistor comprising the N-type well region 17, the P-type substrate 1, and an N-type well region 21 is not operated.例文帳に追加

ＮchＭＯＳ９はＮ型ウエル領域１７内に形成されているので、ＮchＭＯＳ９動作時の基板電流がＰ型基板１に流れず、Ｎ型ウエル領域１７、Ｐ型基板１及びＮ型ウエル領域２１からなる寄生バイポーラトランジスタは動作しない。 - 特許庁

The NPN-type transistor 5 comprises an N-type epitaxial layer corresponding to the emitter, a P-type diffusion layer selectively formed on the N-type epitaxial layer and corresponding to the base, and an N-ype diffusion layer selectively formed on the P-type diffusion layer and corresponding to the collector.例文帳に追加

ＮＰＮ型トランジスタ５は、エミッタに相当するＮ型エピタキシャル層と、Ｎ型エピタキシャル層上に選択的に形成され、ベースに相当するＰ型拡散層と、Ｐ型拡散層上に選択的に形成され、コレクタに相当するＮ型拡散層とから構成される。 - 特許庁

This power MOS 100 is a vertical device for low breakdown voltage use, and is provided with an n-type source region 14, a p-type body region 8, a p-type body contact region 10, an n-type drift region 6 and an n-type drain region 4 inside a semiconductor substrate 2.例文帳に追加

パワーＭＯＳ１００は、半導体基板２内に、ｎ型のソース領域１４と、ｐ型のボディ領域８と、ｐ型のボディコンタクト領域１０と、ｎ型のドリフト領域６と、ｎ型のドレイン領域４を備えており、縦型の低耐圧用デバイスである。 - 特許庁

An N--type impurity region 132 is formed on a P-type well layer 130, provided in the deep portion of a N-type Si substrate 110 and an N-type photoelectric conversion region 34 and a P+-type impurity region 36, both of which constitute a photodiode section 112 are successively formed on the region 132.例文帳に追加

Ｎ型Ｓｉ基板１１０の深層に設けたＰ型ウエル層１３０の上にＮ^^- 型不純物領域１３２を形成し、その上にフォトダイオード部１２を構成するＮ型光電変換領域１３４とＰ^+ 型不純物領域１３６を形成する。 - 特許庁

A further embodiment includes a planar avalanche photodiode having the first n-type semiconductor layer defining the planar contact area, the n-type semiconductor multiplication layer, the n-type semiconductor absorption layer and a p-type semiconductor layer electrically coupled to the p-type contact layer.例文帳に追加

さらなる実施形態は、プレーナ接触領域を定める第１のｎ型半導体層と、ｎ型半導体多重層と、ｎ型半導体吸収層と、ｐ型接触層に電気的に結合されたｐ型半導体層とを有するプレーナ・アバランシェ・フォトダイオードを備える。 - 特許庁

Further, when a p-type impurity region 4 is formed on the n-type impurity region 3, only the n-type impurity region 3 is formed, in advance, or that both the n-type impurity region 3 and the p type impurity region 4 can be formed in advance.例文帳に追加

また、ｎ型不純物領域３の上にｐ型不純物領域４を形成する場合、ｎ型不純物領域３だけを先に形成したり、あるいは、ｎ型不純物領域３とｐ型不純物領域４の両方を先に形成することが可能である。 - 特許庁

A second semiconductor laser structure 120 consists of an n-type clad layer 121, an active layer 122, a p-type clad 123 and an n-type current blocking layer 124.例文帳に追加

また、第２の半導体レーザ構造１２０は、ｎ型クラッド層１２１、活性層１２２、ｐ型クラッド層１２３、ｎ型電流ブロック層１２４により構成されている。 - 特許庁

Then, an n-type collector diffusion layer 14 connected to an input/output line 21 is extracted from among n-type diffusion layers in contact with the p-type diffusion layer 11.例文帳に追加

次に、Ｐ型拡散層１１と接しているＮ型拡散層のうち、入出力ライン２１と接続されているＮ型コレクタ拡散層１４を抽出する。 - 特許庁

A first vertical bipolar transistor 1 is composed of a first N-type emitter region 13, a first P-type base region 12, and a first N-type collector region 11.例文帳に追加

第１縦型バイポーラトランジスタ１は、Ｎ型の第１エミッタ領域１３と、Ｐ型の第１ベース領域１２と、Ｎ型の第１コレクタ領域１１とにより構成されている。 - 特許庁

A p-type InP clad layer 4 with Mg doped, an InGaAsP light confinement layer 5, an InGaAsP MQW active layer 6, an n-type InGaAsP light confinement layer 7, and an n-type InP clad layer 8, are sequentially stacked thereon.例文帳に追加

その上に、Mgをドープしたｐ型InPクラッド層４、InGaAsP光閉込層５、InGaAsP MQW活性層６、ｎ型InGaAsP光閉込層７、ｎ型InPクラッド層８を順次積層した構造とする。 - 特許庁

A first semiconductor laser structure 110 consists of an n-type clad layer 111, an active layer 112, a p-type clad layer 113 and an n-type current blocking layer 114.例文帳に追加

第１の半導体レーザ構造１１０は、ｎ型クラッド層１１１、活性層１１２、ｐ型クラッド層１１３、ｎ型電流ブロック層１１４により構成されている。 - 特許庁

The photonic crystal structure is formed in an n-type region of a group III nitride semiconductor structure, including an active region sandwiched between an n-type region and a p-type region.例文帳に追加

ｎ型領域及びｐ型領域間に挟まれた活性領域を含むＩＩＩ族窒化物半導体構造のｎ型領域に形成された光結晶構造。 - 特許庁

A field-effect transistor comprises a nitride semiconductor laminate structure 2 in which an n-type GaN layer 3, a p-type GaN layer 4, and an n-type GaN layer 5 are laminated.例文帳に追加

電界効果トランジスタは、ｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５が積層された窒化物半導体積層構造部２を備えている。 - 特許庁

The n-type FET 10 includes n-type impurity diffusion layers 12, 13, a p-type impurity implantation region 14, a gate insulation film 15, and a gate electrode 16.例文帳に追加

Ｎ型ＦＥＴ１０は、Ｎ型不純物拡散層１２，１３、Ｐ型不純物注入領域１４、ゲート絶縁膜１５、およびゲート電極１６を含んでいる。 - 特許庁

A gate insulating film 70 is formed so as to cover the surface of a P-type region between the N^+-type SiC source region 30 and the N-type SiC drain region 40.例文帳に追加

Ｎ＋型ＳｉＣソース領域３０とＮ型ＳｉＣドレイン領域４０との間のＰ型領域の表面を覆うようにゲート絶縁膜７０が形成されている。 - 特許庁

The p+ type layer D1 is composed of a silicon-germanium mixture (Si_1-xGe_x (0<x≤1)), and the n- type layer D2 and n+ type layer D3 are constructed with silicon (Si).例文帳に追加

ｐ＋型層Ｄ１はシリコン−ゲルマニウム混合物（Ｓｉ_１−ｘＧｅ_ｘ（０＜ｘ≦１））で構成され、ｎ−型層Ｄ２、ｎ＋型層Ｄ３はシリコン（Ｓｉ）で構成されている。 - 特許庁

An n-type well 11 and p-type wells 12a and 12b which are formed, while facing each other and proximately with the n-type well 11 in-between are formed on the surface of a semiconductor substrate.例文帳に追加

半導体基板の表面にｎ型ウェル１１と、ｎ型ウェル１１を挟んでそれぞれ対向して近接してｐ型ウェル１２ａ、１２ｂとを形成する。 - 特許庁

The gate insulating film 15 is formed on a wall surface 9 of the laminate structure part 3 to straddle the n-type GaN layer 5, the p-type GaN layer 6 and the n-type GaN layer 7.例文帳に追加

ゲート絶縁膜１５は、ｎ型ＧａＮ層５、ｐ型ＧａＮ層６およびｎ型ＧａＮ層７に跨るように、積層構造部３の壁面９に形成されている。 - 特許庁

The high-concentration n-type region 9 is formed by diffusing an n-type impurity from the front side of the substrate 5 so as to surround the p-type region 7 as seen from the front side.例文帳に追加

高濃度ｎ型領域９は、表面側から見てｐ型領域７を取り囲むように、基板５の表面側からｎ型不純物を拡散して形成されている。 - 特許庁

An n-type clad layer 12, an optical waveguide layer, and a p-type clad layer 20 are sequentially formed on an n-type GaAs substrate 10 as a semiconductor lamination structure.例文帳に追加

ｎ型ＧａＡｓ基板１０上に、半導体積層構造として、ｎ型クラッド層１２、光導波路層、及びｐ型クラッド層２０が順次形成されている。 - 特許庁

On one surface of a high-resistance n-type base layer 1, an n-type collector layer 2 of high concentration is formed and on the other surface, a p-type base layer 3 is selectively formed.例文帳に追加

高抵抗のｎ型ベース層１の一方の面には高濃度のｎ型コレクタ層２が形成され、他方の面にはｐ型ベース層３が選択的に形成されている。 - 特許庁

The p-type well layer 4 and the n-type buffer layer 7 have overlapped diffusion regions and the end part of the n-type buffer layer 7 reaches a position under a gate electrode 10.例文帳に追加

ｐ型ウエル層４及びｎ型バッファ層７は互いの拡散領域が重なり、且つｎ型バッファ層７の端部はゲート電極１０の下方の位置に到達する。 - 特許庁

The semiconductor layer constituting the transdermal treatment member layer 10 is formed by mixing N-type or P-type or N and P mixed type semiconductor powder with an adhesive or the like.例文帳に追加

経皮治療部材層１０を構成する半導体層は、接着剤等にＮ型、またはＰ型、または両者混合の半導体のパウダーを混入させる。 - 特許庁