「N- type」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

A substrate produced by sequentially growing an undoped InGaAs layer, an n-type InP layer on an n-type InP substrate by MOVPE is employed.例文帳に追加

ｎ型ＩｎＰ基板上に、順次、アンドープＩｎＧａＡｓ層，ｎ型ＩｎＰ層をＭＯＶＰＥ法により成長した基板を用いた。 - 特許庁

Protective circuits B3 and B4 of the N type transistors N1 and N2 for complementary signal input are formed of N type transistors N3 and N4.例文帳に追加

前記信号入力用Ｎ型トランジスタＮ１及びＮ２を保護する保護回路Ｂ３、Ｂ４は、Ｎ型トランジスタＮ３、Ｎ４で形成される。 - 特許庁

Next, the phosphorus ion implantation is performed in multiple stages using the resist mask to form the n-type well layer to surround a high concentration n-type well layer.例文帳に追加

次に、レジストマスクを用いて、多段階でリンイオン注入し、高濃度Ｎ型ウエル層を囲むように、Ｎ型ウエル層を形成する。 - 特許庁

An n-type silicon carbide board 1 has one main surface on which an n-type SiC layer 2 having a relatively low dopant concentration is formed.例文帳に追加

ｎ型の炭化珪素基板１の一方の主表面にドーパント濃度が比較的低いｎ型のＳｉＣ層２が形成されている。 - 特許庁

The semiconductor laser device 1A includes: an n-type semiconductor substrate 3; an active layer 12; a diffraction lattice layer 15; and an n-type clad layer 18.例文帳に追加

半導体レーザ素子１Ａは、ｎ型半導体基板３、活性層１２、回折格子層１５、及びｎ型クラッド層１８を備える。 - 特許庁

A current diffusion layer D, a P-type gallium nitride layer P, and an N-type gallium nitride layer N are etched at the same time until a substrate B is exposed.例文帳に追加

基板Ｂが露出するまで電流拡散層Ｄ、ｐ型窒化ガリウム層Ｐ、及びｎ型窒化ガリウム層Ｎを一度にエッチングする。 - 特許庁

A P+ semiconductor layer 4 is formed by diffusing high concentration N type impurities from the other surface side of the N- type semiconductor substrate.例文帳に追加

上記Ｎ−型半導体基板の他方の表面から高濃度のＰ型不純物を拡散して，Ｐ＋型半導体層を形成する。 - 特許庁

A trench 5, which is deeper than the N^+-type impurity doped region 4, is formed in the upper face 3 of the N^--type silicon substrate 1.例文帳に追加

Ｎ^-形シリコン基板１の上面３内には、Ｎ^+形不純物導入領域４よりも深いトレンチ５が形成されている。 - 特許庁

An n-type electrode 20 composed of at least a Ti layer is formed on the lower face of an n-type β-Ga_2O_3 substrate 2 by a PLD method.例文帳に追加

ｎ型β−Ｇａ_２Ｏ_３基板２の下面に、ＰＬＤ法により少なくともＴｉ層からなるｎ型電極２０を形成する。 - 特許庁

Near the surface of the contact layer 12, the n-type carrier increases and an n+ region 12a is formed.例文帳に追加

ｎ型コンタクト層１２の表面近傍ではｎ型キャリアが増加してｎ^+ 領域１２ａが形成される。 - 特許庁

A second region 10B includes a partial region of the n-type layer 12 and an n-side electrode 22 is provided.例文帳に追加

第２領域１０Ｂは、ｎ型層１２の一部領域を含み、ｎ側電極２２が設けられている。 - 特許庁

A side of the n-side electrode in contact with the n-type layer is composed of an Al layer 11a.例文帳に追加

このｎ側電極のｎ形層との接触面側が、Ａｌ層１１ａにより形成されている。 - 特許庁

An n-side electrode is formed on the second main surface of the n-type GaN substrate 1 thinned down.例文帳に追加

こうして薄膜化されたｎ型ＧａＮ基板１の第２の主面にｎ側電極を形成する。 - 特許庁

Moreover, the second P-well area 55b is connected to GND, and the N-type diffusion areas 53 are connected to the connection node 90.例文帳に追加

第2Pウェル領域55bがGNDに接続され、N型拡散領域53が接続ノード90に接続されている。 - 特許庁

For an N-type ZnO, Al doped is used to form a p-n junction, thus obtaining a light-emitting element.例文帳に追加

Ｎ型ＺｎＯとしてはＡｌをドープしたものを用いてＰＮ接合を形成し発光素子を得る。 - 特許庁

An N well 12 is formed in a P type silicon substrate 10 and a P well 14 is formed in the N well.例文帳に追加

Ｐ型シリコンの基板１０にＮウェル１２が形成され、ＮウェルにＰウェル１４が形成される。 - 特許庁

In an HEMT device 10, n-GaN (n-type GaN wafer) is used as a substrate 11.例文帳に追加

このＨＥＭＴ素子１０においては、基板１１としてｎ−ＧａＮ（ｎ型のＧａＮウェハ）が用いられる。 - 特許庁

Then, N-type polysilicon films are formed by ion-implanting phosphorus into N-channel MOS-transistor forming regions.例文帳に追加

次に、ＮチャネルＭＯＳトランジスタ形成領域に燐をイオン注入してＮ型のポリシリコン膜を形成する。 - 特許庁

An n-type epitaxial film 2 is formed on an n^+ silicon substrate 1 for forming the trench 4 on the film 2.例文帳に追加

ｎ^＋シリコン基板１の上にｎ型エピタキシャル膜２を形成し、この膜２にトレンチ４を形成する。 - 特許庁

To provide a versatile solenoid valve to be used as both N/C and N/O type solenoid valves.例文帳に追加

Ｎ／ＣタイプとＮ／Ｏタイプの両方に使うことのできる汎用性に優れたソレノイドバルブを提供する。 - 特許庁

The n+ region and the n-type semiconductor region can form a second terminal in the semiconductor device.例文帳に追加

ｎ＋領域およびｎ型半導体領域は、第二の端子を半導体装置に対して形成し得る。 - 特許庁

To provide an optical switch of a 1×N (N≥3) type which has a high reliability and a short changeover time.例文帳に追加

信頼性が高く、切り換え時間が短い１×Ｎ型（Ｎは３以上）の光スイッチを提供する。 - 特許庁

An n-type source 11s is formed in the well region 23 for p-type channel next to the gate electrode 11g, and an n-type drain 11d is formed in the n-type medium-concentration drain region 24 provided with a space from the gate electrode 11g.例文帳に追加

Ｐ型チャネル用ウエル領域２３にゲート電極１１ｇに隣接してＮ型ソース１１ｓが形成され、Ｎ型中濃度ドレイン領域２４にゲート電極１１ｇとは間隔をもってＮ型ドレイン１１ｄが形成されている。 - 特許庁

Furthermore, a base electrode 5 is provided on the p-type base layer 3 located adjacent to the n-type emitter layer 4, a collector layer 6 is provided on the n-type collector layer 2, and an emitter electrode 7 is provided on the n-type emitter layer 4.例文帳に追加

さらに、ｐ型ベース層３上にはｎ型エミッタ層４に隣接してベース電極５が設けられ、ｎ型コレクタ層２上にはコレクタ電極６が設けられ、ｎ型エミッタ層４上にはエミッタ電極７が設けられている。 - 特許庁

A second electrode 11 is provided on the first n-type region 1 such that it is spaced apart from the p-type region 2 by the first n-type region 1 and at least a part thereof is in contact with the first n-type region 1.例文帳に追加

第２の電極１１は、第１のｎ型領域１によってｐ型領域２と隔てられかつ少なくとも一部が第１のｎ型領域１に接するように第１のｎ型領域１上に設けられている。 - 特許庁

In a CMIS element comprising an n-type MIS element and a p-type MIS element, in the n-type MIS element, a gate electrode 10 composed of a silicon nitride tantalic film is formed on a gate insulating film 9 composed of a hafnium aluminate film in the n-type MIS element.例文帳に追加

ｎ型ＭＩＳ素子とｐ型ＭＩＳ素子を備えるＣＭＩＳ素子において、ｎ型ＭＩＳ素子には、ハフニウムアルミネート膜よりなるゲート絶縁膜９上にケイ窒化タンタル膜よりなるゲート電極１０を形成する。 - 特許庁

To provide a light emitting device capable of suppressing a leakage current between a p-type semiconductor layer and an n-type semiconductor layer, and of sufficiently keeping p-n isolation between the p-type semiconductor layer and the n-type semiconductor layer, which improves the emission intensity.例文帳に追加

ｐ型半導体層とｎ型半導体層との間のリーク電流を抑制し、ｐ型半導体層とｎ型半導体層とのｐｎ分離を十分に確保して発光強度を向上させる発光素子を提供する。 - 特許庁

The electrically erasable programmable logic device 20 comprises a p-type substrate 22, a first n-type doped region 24, a first gate 26, a second n-type doped region 28, a second gate 30 and a third n-type doped region 32.例文帳に追加

電気的消去可能プログラマブルロジックデバイス２０はＰ型基板２２と、第一Ｎ型ドープ領域２４と、第一ゲート２６と、第二Ｎ型ドープ領域２８と、第二ゲート３０と、第三Ｎ型ドープ領域３２とを含んでなる。 - 特許庁

The nitride semiconductor element comprises a substrate 1, and a nitride semiconductor laminate structure portion 2 formed by laminating an n^+-type GaN layer 3, an n^--type GaN layer 4, a p-type GaN layer 5, and an n^+-type GaN layer 6 in order.例文帳に追加

窒化物半導体素子は、基板１と、ｎ^＋型ＧａＮ層３、ｎ^−型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ^＋型ＧａＮ層６が順に積層されてなる窒化物半導体積層構造部２とを備えている。 - 特許庁

The n-type high-density region HR has higher n-type impurity density than the n^- epitaxial layer EP, is disposed between the p-type back gate region BG and n-type drain region DR, and has peak density at a deeper position from the principal surface 12 than a pn junction portion of the p-type back gate region BG and n^+ source region SR.例文帳に追加

ｎ型高濃度領域ＨＲは、ｎ^-エピタキシャル層ＥＰよりも高いｎ型不純物濃度を有し、ｐ型バックゲート領域ＢＧとｎ型ドレイン領域ＤＲとの間に位置し、かつｐ型バックゲート領域ＢＧとｎ^+ソース領域ＳＲとのｐｎ接合部よりも主表面１２から深い位置にピーク濃度を有している。 - 特許庁

The semiconductor light emitting device of the present invention comprises an n-type InP substrate 1, an n-type InP lower cladding layer 3 formed in stripe shape on the n-type InP substrate 1, an activity layer 4 having a resonator resonating in parallel direction against the above-mentioned n-type InP substrate 1, and a stripe structure 10 including the n-type InP upper cladding layer 5.例文帳に追加

本発明の半導体発光素子は、ｎ型ＩｎＰ基板１と、このｎ型ＩｎＰ基板１上にストライプ状に形成された、ｎ型ＩｎＰ下部クラッド層３、前記ｎ型ＩｎＰ基板１に対して平行な方向の共振器を有している活性層４、およびｐ型ＩｎＰ上部クラッド層５を含むストライプ構造１０とを備えている。 - 特許庁

A p-type GaAs layer 12, an n-type GaAs layer 14, a p-type GaAs layer 16, and an n-type GaAs layer 18, are sequentially laminated on a p-type GaAs substrate 10; a cathode electrode 22 is formed on the n-type GaAs layer 18; and a gate electrode 23 is formed on the p-type GaAs layer 16.例文帳に追加

ｐ形ＧａＡｓ基板１０の上に、ｐ形ＧａＡｓ層１２，ｎ形ＧａＡｓ層１４，ｐ形ＧａＡｓ層１６，ｎ形ＧａＡｓ層１８が順次積層され、ｎ形ＧａＡｓ層１８上にカソード電極２２が、ｐ形ＧａＡｓ層１６上にゲート電極２３が形成されている。 - 特許庁

This semiconductor device for protection against static electricity contains a P type well 11 containing a P type impurity diffusion layer 90, and an N type impurity diffusion layer 20, and an N type well 13 which is formed in the P type well 11, and contains a P type impurity diffusion layer 30 and an N type impurity diffusion layer 40.例文帳に追加

本発明の静電気保護用半導体装置は、Ｐ型不純物拡散層９０およびＮ型不純物拡散層２０を含むＰ型ウエル１１と、Ｐ型ウエル１１に形成され、Ｐ型不純物拡散層３０およびＮ型不純物拡散層４０を含むＮ型ウエル１３とを含む。 - 特許庁

An N-type GaAs buffer layer, an N-type InGaP clad layer, an InGaAsP barrier layer, an InGaAs active layer, an InGaAsP barrier layer, a P-type InGaP clad layer, a P-type InGaAsP etching stop layer, a P-type InGaP clad layer, and a P-type GaAs contact layer are successively laminated on an N-type GaAs substrate.例文帳に追加

ｎ型ＧａＡｓ基板11上に、ｎ型ＧａＡｓバッファ層12、ｎ型ＩｎＧａＰクラッド層13、ＩｎＧａＡｓＰバリア層14、ＩｎＧａＡｓ活性層15、ＩｎＧａＡｓＰバリア層16、ｐ型ＩｎＧａＰクラッド層17、ｐ型ＩｎＧａＡｓＰエッチングストップ層18、ｐ型ＩｎＧａＰクラッド層19、ｐ型ＧａＡｓコンタクト層20を順次積層する。 - 特許庁

The semiconductor laser 1 is comprised of an n-type DBR layer 12, an n-type clad layer 13, an active layer 14 having a light emitting area 14A, a p-type clad layer 15, a p-type DBR layer 16, and a p-type contact layer 17.例文帳に追加

半導体レーザ１は、ｎ型ＤＢＲ層１２、ｎ型クラッド層１３、発光領域１４Ａを有する活性層１４、ｐ型クラッド層１５、ｐ型ＤＢＲ層１６およびｐ型コンタクト層１７とを有する。 - 特許庁

A semiconductor capacitance device 600 has a P type semiconductor layer 610, a N type well region 612 provided in the P type semiconductor, and a P type well region 614 provided in the N type well region 612.例文帳に追加

半導体容量装置６００は、Ｐ型半導体層６１０と、Ｐ型半導体層内に設けられたＮ型ウエル領域６１２と、Ｎ型ウエル領域６１２内に設けられたＰ型ウエル領域６１４と、を有する。 - 特許庁

A sandwich type laminate is formed of a p-type organic semiconductor thin film 2 and an n-type inorganic semiconductor thin film 4 across a coevaporated composite film 3, composed of a p-type organic semiconductor and an n-type inorganic semiconductor.例文帳に追加

ｐ型有機半導体とｎ型無機半導体から成る共蒸着複合膜３を挟んでｐ型有機半導体薄膜２とｎ型無機半導体薄膜４によりサンドウィッチ状の積層体を構成している。 - 特許庁

As a result, an n-type extension layer 16 is formed on the front surface of the p-type pocket layer 14.例文帳に追加

この結果、Ｐ型ポケット層１４の表面にＮ型エクステンション層１６が形成される。 - 特許庁

In this semiconductor device, an n-type impurity region 121 is formed in a main surface of a p^--type substrate 200.例文帳に追加

ｐ^-基板２００の主面内にはｎ型不純物領域１２１が形成されている。 - 特許庁

N-type diffusion layers 7, 8 as source regions are formed on the p-type diffusion layer 5.例文帳に追加

Ｐ型の拡散層５には、ソース領域としてのＮ型の拡散層７、８が形成されている。 - 特許庁

In the p-type diffusion layer 5, an n-type diffusion layer 8 as a backgating region is formed.例文帳に追加

Ｐ型の拡散層５には、バックゲート領域としてのＮ型の拡散層８が形成されている。 - 特許庁

The first p-type body region 50a and an n-type source region 120 are connected electrically.例文帳に追加

第１のｐ型ボディ領域５０ａと、ｎ型ソース領域１２０とは、電気的に接続されている。 - 特許庁

The second-conductive-type diffusion layer 130 is formed in the substrate 10 and is, for example, n type.例文帳に追加

第２導電型拡散層１３０は基板１０に形成されており、例えばｎ型である。 - 特許庁

To obtain a thermoelectric transducer which can identify a p-type and an n-type thermoelectric conductors.例文帳に追加

Ｐ型とＮ型の熱電導体の識別が可能である熱電変換素子を得ることにある。 - 特許庁

The inverter circuit Q1 is constituted of a P-channel type transistor TR1, and an N-channel type transistor TR2.例文帳に追加

インバータ回路Ｑ1は、Ｐチャネル型のトランジスタＴR1と、Ｎチャネル型のトランジスタＴR2とで構成される。 - 特許庁