「N- type」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

A semiconductor substrate 10 having an n-type semiconductor region 14 and a cathode side n^+-type semiconductor region 15 is prepared.例文帳に追加

Ｎ型半導体領域１４とカソード側Ｎ^＋型半導体領域１５とを有する半導体基板１０を用意する。 - 特許庁

To provide a method for manufacturing a low resistance n-type semiconductor diamond containing lithium and nitrogen and the n-type semiconductor diamond.例文帳に追加

リチウムと窒素を含有した低抵抗ｎ型半導体ダイヤモンドの製造方法及びｎ型半導体ダイヤモンドを提供する。 - 特許庁

A spacer layer 14 is provided between an n-type cladding layer 12 (n-type graded layer 13) and an active layer 16 (guide layer 15).例文帳に追加

ｎ型クラッド層１２（ｎ型グレーデッド層１３）と活性層１６（ガイド層１５）との間に、スペーサ層１４が設けられている。 - 特許庁

The current in the thyristor flows a path: a n+ type floating emitter layer 24-channel region-n+ type cathode layers 28, 30, and 32.例文帳に追加

サイリスタを流れた電流は、ｎ^+型フローティングエミッタ層２４−チャネル領域−ｎ^+型カソード層２８、３０、３２の経路を流れる。 - 特許庁

N-TYPE THERMOELECTRIC CONVERSION ELEMENT UTILIZING CARBON- AND NITROGEN-DOPED RARE-EARTH POLYBORIDE-BASED HIGH-TEMPERATURE ACID-RESISTANT N-TYPE THERMOELECTRIC MATERIAL例文帳に追加

炭素、窒素をドープしてなる希土類多ホウ化物系高温耐酸性ｎ型熱電材料を使用したｎ型熱電変換素子 - 特許庁

The optical semiconductor element has the p-n junction structure in which a p-type semiconductor layer and an n-type semiconductor layer are laminated.例文帳に追加

この光半導体素子は、ｐ型半導体層およびｎ型半導体層が積層されたｐｎ接合構造を有している。 - 特許庁

Thus, n-type impurity concentration of a capacitor electrode 23 in the n-type decoupling capacitor region 4 is low compared to a conventional case.例文帳に追加

これにより、従来と比較して、ｎ型デカップリングコンデンサ領域４のキャパシタ電極２３のｎ型不純物濃度が低い。 - 特許庁

An N^+ embedded layer 2 and an N-type epitaxial layer 3 are formed in the main surface area of a P-type silicon substrate 1.例文帳に追加

Ｐ型シリコン基板１の主表面領域中に、Ｎ^+ 埋め込み層２およびＮ型エピタキシャル層３が形成されている。 - 特許庁

A first conductor layer 101 is an n-type semiconductor layer that has 4H-SiC as a main composition, and includes n-type impurities.例文帳に追加

第１導電体層１０１は、４Ｈ−ＳｉＣを主組成とし、Ｎ型不純物を含むＮ型半導体層である。 - 特許庁

A plurality of low-concentration n-type SOI layers 12 and a plurality of high-concentration n-type SOI layers 13 are alternately formed, and arranged side by side.例文帳に追加

複数の低濃度Ｎ型ＳＯＩ層１２と複数の高濃度Ｎ型ＳＯＩ層１３を交互に並べて形成する。 - 特許庁

A semiconductor substrate 10 comprises p-type GaAs, p-type semiconductor layers 30 and 34 comprise p-type GaAs, n-type semiconductor layers 32 and 36 comprise n-type GaAs, and an insulating film 14 comprises SiO2.例文帳に追加

半導体基板１０にはｐ型ＧａＡｓが、ｐ型半導体層３０，３４にはｐ型ＧａＡｓが、ｎ型半導体層３２，３６にはｎ型ＧａＡｓが、絶縁膜１４にはＳｉＯ_2 が用いられている。 - 特許庁

The rocking chair type photovoltaic storage battery includes an n-type photovoltaic storage electrode 1, a p-type photovoltaic storage electrode 2, and electrolyte 3 in contact with the n-type photovoltaic storage electrode 1 and the p-type photovoltaic storage electrode 2.例文帳に追加

ロッキングチェア型光蓄電池には、ｎ型光蓄電極１と、ｐ型光蓄電極２と、ｎ型光蓄電極１及びｐ型光蓄電極２に接する電解質３と、が設けられている。 - 特許庁

A semiconductor device 10 comprises a p-type semiconductor substrate 1, an n-type drift region 3 provided in the p-type semiconductor substrate 1, and a p-type body region 4 provided in the n-type drift region 3.例文帳に追加

半導体装置１０は、ｐ型半導体基板１、ｐ型半導体基板１内に設けられたｎ型ドリフト領域３、及びｎ型ドリフト領域３内に設けられたｐ型ボディ領域４を含む。 - 特許庁

An N+ type layer 5 is a diffusion layer formed adjacently to the P+ type layer 4 just below the P+ type layer 4, and it is formed by ion-implanting N-type impurities in a way similar to the P+ type layer 4.例文帳に追加

Ｎ＋型層５は、Ｐ＋型層４直下に、Ｐ＋型層４と隣接して形成された拡散層であり、Ｐ＋型層４と同様にＮ型の不純物をイオン注入して形成される。 - 特許庁

A p-type base layer 4 is formed on the surface of an n-type base layer 3 on the side opposite to the p-type emitter layer 1 and the collector electrode 2, and an n-type source layer 5 is formed on the surface of the p-type base layer 4.例文帳に追加

ｎ型ベース層３のｐ型エミッタ層１、コレクタ電極２とは反対側の表面にｐ型ベース層４が形成され、ｐ型ベース層４の表面にｎ型ソース層５が形成されている。 - 特許庁

The plate holding member is selected from among the D type, I type and n type.例文帳に追加

版押さえ部材の形状が、Ｄ型、Ｉ型、ｎ型から選ばれる版押さえ部材であることを特徴とする。 - 特許庁

An InP semiconductor region 13 is a first conductive type, and the first conductive type is for example, n-type.例文帳に追加

ＩｎＰ半導体領域１３は第１導電型を有しており、例えば第１導電型はｎ型である。 - 特許庁

The bottom N-type well 6 is formed under the P-type well 4a so as to contact the P-type well 4a.例文帳に追加

ボトムＮ型ウェル６は、Ｐ型ウェル４ａに接触するようにＰ型ウェル４ａの下方に形成されている。 - 特許庁

A resist layer is formed on the p-type substrate 1, and n-type impurity ions are implanted into the p-type substrate 1 from above the resist layer.例文帳に追加

次に、ｐ型基板１上に、レジストを形成し、レジスト上方からｎ型不純物イオンを注入する。 - 特許庁

However, the first conductivity is p-type or n-type and the second conductivity is the other type.例文帳に追加

ただし、ｐ型またはｎ型のいずれか一方が第１導電型で他方が第２導電型であるとする。 - 特許庁

Then, a resist layer is applied on the p-type substrate 1, and n-type impurity ions are implanted into the p-type substrate 1 from above the resist layer.例文帳に追加

次に、ｐ型基板１上に、レジストを形成し、レジスト上方からｎ型不純物イオンを注入する。 - 特許庁

The semiconductor substrate 20 has a p-type semiconductor substrate 11, an insulation film 12, an n^--type semiconductor region 13 formed on the film 12, an n^+-type semiconductor region 14, and a p^+-type semiconductor region 15 opposite to the n^+-type semiconductor region 14 through the n^--type semiconductor region 13.例文帳に追加

半導体基体２０は、Ｐ型半導体基板１１と、絶縁膜１２と、絶縁膜１２上に形成されたＮ^−型半導体領域１３と、Ｎ^＋型半導体領域１４と、Ｎ^−型半導体領域１３を介してＮ^＋型半導体領域１４と対向するＰ^＋型半導体領域１５とを有する。 - 特許庁

The LED (10) including a p-type material layer having an associated p-contact, an n-type material layer having an associated n-contact, and an active region (18) between the p-type layer and the n-type is equipped with a confinement structure (20) formed in either one of the p-type material layer and the n-type material layer.例文帳に追加

関連したｐコンタクトを有するｐ型材料層（１０）と、関連したｎコンタクトを有するｎ型材料層と、ｐ型層とｎ型層との間の活性領域（１８）とを有するＬＥＤ（１０）は、ｐ型材料層またはｎ型材料層のいずれかの中に形成された閉じ込め構造（２０）を備える。 - 特許庁

In the outer circumferential area of a semiconductor substrate 5, a trench 13 is formed to penetrate an n^+-type layer 4 and a p^+-type layer 3 to an n^--type drift layer 2 and to separate the n^+-type and the p^+-type layers around a cell, and an n^--type layer 14 is formed on the inner wall surface of the trench 13.例文帳に追加

半導体基板５のうちの外周部領域には、Ｎ^＋型層４およびＰ^＋型層３を貫通してＮ^−型ドリフト層２まで達し、かつ、セル部を囲むようにＮ^＋型層４およびＰ^＋型層３を分断するトレンチ１３が形成され、トレンチ１３の内壁面には、Ｎ^−型層１４が形成されるようにする。 - 特許庁

An n^--type semiconductor region 2 is formed on a p-type semiconductor substrate 1, and an n^+-type semiconductor region 4 with high impurity concentration is formed in the n^--type semiconductor region 2, and then a p^+-type semiconductor region 5 with high impurity concentration is formed in the vicinity of the n^--type semiconductor region 2 in two dimensional manner.例文帳に追加

ｐ型の半導体基板１にｎ^−型半導体領域２が形成され、高不純物濃度のｎ^＋型半導体領域４がｎ^−型半導体領域２内に形成され、ｎ^−型半導体領域２の平面的に周囲の位置に高不純物濃度のｐ^＋型半導体領域５が形成されている。 - 特許庁

A diode 1 includes a cathode region 20 containing an n-type impurity in high concentration, a high-resistance region 40 containing an n-type impurity in low concentration and constantly along the thickness, and an anode region 50 containing a p-type impurity.例文帳に追加

ダイオード１は、n型の不純物を高濃度に含むカソード領域２０と、n型の不純物を低濃度に含み、且つ厚み方向に一定に含む高抵抗領域４０と、p型の不純物を含むアノード領域５０を備えている。 - 特許庁

The semiconductor device 100 includes a semiconductor substrate SB, an n^- epitaxial layer EP, a p-type back gate region BG, an n^+ source region SR, an n-type drain region DR, a gate electrode GE, and an n-type high-density region HR.例文帳に追加

半導体装置１００は、半導体基板ＳＢと、ｎ^-エピタキシャル層ＥＰと、ｐ型バックゲート領域ＢＧと、ｎ^+ソース領域ＳＲと、ｎ型ドレイン領域ＤＲと、ゲート電極ＧＥと、ｎ型高濃度領域ＨＲとを備えている。 - 特許庁

According to a diode element 1 presented here, a p-type SiC anode layer 12, a p-type SiC drift layer 13 and an n+ type SiC cathode layer 14 are formed on an n-type SiC substrate 21 by epitaxial growth and then the n-type SiC substrate 21 is removed.例文帳に追加

このダイオード素子１によれば、ｐ型のＳｉＣアノード層１２,ｐ型のＳｉＣドリフト層１３とｎ＋型ＳｉＣカソード層１４をｎ型ＳｉＣ基板２１上にエピタキシャル成長により形成してから、ｎ型ＳｉＣ基板２１を除去した。 - 特許庁

The gallium nitride light emitting element comprises an n-type GaN buffer layer 12, an n-type GaN layer 14, an InGaN light emitting layer 16, a p-type GaN layer 18, an n-type electrode 20, and a p-type electrode 22 sequentially formed on a sapphire substrate 10.例文帳に追加

窒化ガリウム系発光素子は、サファイア基板１０上にｎ型ＧａＮバッファ層１２、ｎ型ＧａＮ層１４、ＩｎＧａＮ発光層１６、ｐ型ＧａＮ層１８、ｎ型電極２０、ｐ型電極２２を順次形成することで構成される。 - 特許庁

A vertical semiconductor device 1 has an N-type epitaxial layer 12 and a P-type base layer 13 formed on an N^+type silicon substrate 11, and also has N^+type source layers 14 and P^+ type carrier extraction layers 15 formed on the base layer 13.例文帳に追加

縦形の半導体装置１において、Ｎ^＋型のシリコン基板１１上に、Ｎ型のエピタキシャル層１２及びＰ型のベース層１３を形成し、ベース層１３上にＮ^＋型のソース層１４及びＰ^＋型のキャリア抜き層１５を形成する。 - 特許庁

A surface channel layer 5 comprises n-type channel layers 5a, 5b formed to touch the surface parts of p- type base regions 3a, 3b and an n- type epi layer 2, and p-type channel layers 5c, 5d formed on the n-type channel layers.例文帳に追加

表面チャネル層５を、ｐ^-型ベース領域３ａ、３ｂの表面部及びｎ^- 型エピ層２の表面部と接するように形成されたｎ型チャネル層（５ａ、５ｂ）と、ｎ型チャネル層の上に形成されたｐ型チャネル層（５ｃ、５ｄ）とによって構成する。 - 特許庁

On a sapphire substrate 1, an undoped GaN buffer layer 2, n-type GaN layer 3, and p-type GaN layer 4 are formed in order, part of the region from the p-type GaN layer 4 to n-type GaN layer 3 is removed, and the n-type GaN layer 3 is exposed.例文帳に追加

サファイア基板１上にアンドープのＧａＮバッファ層２、ｎ型ＧａＮ層３およびｐ型ＧａＮ層４を順に形成し、ｐ型ＧａＮ層４からｎ型ＧａＮ層３までの一部領域を除去し、ｎ型ＧａＮ層３を露出させる。 - 特許庁

After the second process, n^+ impurity regions 3 and 5 are formed at regions overlapped with the n-type impurity region by implanting ions into the n-type impurity region in the n^- epitaxial layer 2 (the third process).例文帳に追加

第２工程後、ｎ^-エピタキシャル層２におけるｎ型不純物領域にイオン注入し、ｎ型不純物領域と重なる領域にｎ^+不純物領域３および５を形成する（第３工程）。 - 特許庁

The voltage-to-current conversion circuit includes a high-voltage manufacturing process N-type MOS field-effect transistor, a low-voltage manufacturing process N-type MOS field-effect transistor, a low-voltage manufacturing process amplifier, and an electric resistance.例文帳に追加

電圧電流転換回路は高電圧製造工程N型MOS電界効果トランジスター、低電圧製造工程N型MOS電界効果トランジスター、低電圧製造工程増幅器、電気抵抗を提供する。 - 特許庁

The N-type structure layer is of sandwich structure composed of a first N layer, a second N layer, and a third N layer which are successively laminated, and the second N layer is wider in optical band gap than the first N layer and third N layer.例文帳に追加

ｎ型構造層は、第一ｎ層、第二ｎ層、第三ｎ層を順次積層して構成されたサンドイッチ構造を有し、第二ｎ層の光学的帯域ギャップの幅は、第一ｎ層及び第三ｎ層の光学的帯域ギャップの幅より広い。 - 特許庁

In a decoding method, if a certain weighted block of n bits is the A type block, the weighted block of n bits is decoded as the (2N-1)st original block of m bits, and if otherwise, the weighted block of n bits is decoded as 2Nth original block of m bits.例文帳に追加

復号化方法において、あるnビットの加重ブロックがnビットのAタイプ加重ブロックであれば、nビットの加重ブロックはmビットの(2N−1)番目オリジナルブロックに複合化され、そうでなければnビットの加重ブロックはmビットの2N番目オリジナルブロックに複合化される。 - 特許庁

A P type epitaxial layer is provided on an N+ substrate, and a buried N region is formed by ion implantation on a boundary between the N+ substrate and the P type epitaxial layer.例文帳に追加

Ｎ＋基板上に、Ｐ型エピタキシャル層を設け、当該Ｎ＋基板とＰ型エピタキシャル層との境界に埋込Ｎ領域をイオン注入によって形成する。 - 特許庁

The second source/drain region includes a third n-type impurity layer having an impurity concentration lower and a depth shallower than those of the first n-type impurity layer, and a fourth n-type impurity layer having an impurity concentration higher and a depth deeper than those of the third n-type impurity layer.例文帳に追加

さらに、第２のソース・ドレイン領域が、第１のｎ型不純物層よりも不純物濃度が低く深さの浅い第３のｎ型不純物層と、第３のｎ型不純物層よりも不純物濃度が高く深さの深い第４のｎ型不純物層を備える。 - 特許庁

So, such SiC semiconductor device can be provided as no voltage drop by the amount of band offset between the n^+-type Si substrate 1 and the n-type SiC substrate 2 occurs, with the use of a semiconductor substrate where no n^+-type SiC substrate 1 is removed from n-type SiC layer 2.例文帳に追加

これにより、Ｎ^+型ＳｉＣ基板１がＮ型ＳｉＣ層２から除去されていない半導体基板を用いつつ、Ｎ^+型Ｓｉ基板１とＮ型ＳｉＣ層２とのバンドオフセット分の電圧降下が生じないＳｉＣ半導体装置とすることが可能となる。 - 特許庁

Impurities having an n-type conductivity type are further introduced into the n-type gate electrode 10N and the p-type gate electrode 10P, to make threshold voltage of the n-channel MISFETQ_L relatively lower than threshold voltage of the n-channel MISFETQ_H.例文帳に追加

ｎ型ゲート電極１０Ｎおよびｐ型ゲート電極１０Ｐには、さらにｎ型の導電型を有する不純物が導入し、ｎチャネル型のＭＩＳＦＥＴＱ_Ｌのしきい値電圧をｎチャネル型のＭＩＳＦＥＴＱ_Ｈのしきい値電圧より相対的に低くする。 - 特許庁

Because the n-type isolation region is constituted of the n-type lower part isolation and the n-type cyclic isolation region, the depth position of the n-type lower part isolation can be controlled freely, and therefore the electrical characteristics of a V-PNP can be optimized independently.例文帳に追加

ｎ型分離領域が、ｎ型下部分離領域とｎ型環状分離領域とから構成されているので、ｎ型下部分離領域の深さ位置を自在に制御することができ、従って、Ｖ−ＰＮＰの電気特性を独立して最適化できる。 - 特許庁

The self oscillation type or a high power semiconductor laser including an n-type clad layer (308, 302), an active layer (309, 303), and a p-type clad layer (310, 304) on an n-type GaN substrate (301), comprises AlGaInN based compound, wherein the carrier concentration of the GaN substrate is not higher than 2×10^18 cm^-3.例文帳に追加

n型のGaN基板（３０１）上にn型クラッド層（３０８、３０２）と活性層（３０９、３０３）とp型クラッド層（３１０、３０４）を含む自励発振型又は高出力半導体レーザであって、GaN基板のキャリア濃度が2×10^18cm^-3以下であり、AlGaInN系化合物から成る。 - 特許庁

A thyristor region 22 has a p^+-type first region 30b, n-type second regions 32b, 34b, a p^--type third region 36b and an n^+-type fourth region 38.例文帳に追加

サイリスタ領域２２は、ｐ^＋型の第１領域３０ｂと、ｎ型の第２領域３２ｂ、３４ｂと、ｐ^−型の第３領域３６ｂと、ｎ^＋型の第４領域３８を有する。 - 特許庁

An N-type embedded diffusion layer 12 is embedded and formed in a P-type substrate 11, and a P-type first embedded diffusion layer 13 having a high impurity concentration is embedded and formed in the N-type embedded diffusion layer.例文帳に追加

Ｐ型基板１１にＮ型埋込み拡散層１２を埋込み形成し、高不純物濃度のＰ型第一埋込み拡散層１３をＮ型埋込み拡散層に埋込み形成する。 - 特許庁

In the semiconductor device, a p-type MOSFET 25 and an n-type MOSFET 26 are respectively formed in an n-type well region 17 and a p-type well region 18 provided on the surface of a silicon substrate 1.例文帳に追加

シリコン基板１表面のｎ型ウェル領域１７及びｐ型ウェル領域１８にはそれぞれｐ型ＭＯＳＦＥＴ２５及びｎ型ＭＯＳＦＥＴ２６が形成されている。 - 特許庁