「N- type」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

A trench 6 is formed in the cell of a semiconductor substrate 5 to penetrate an n^+-type layer 4 and a p^+-type layer 3 to an n^--type drift layer 2.例文帳に追加

半導体基板５のセル部に、Ｎ^＋型層４、Ｐ^＋型層３を貫通してＮ^−型ドリフト層２まで達するようにトレンチ６を形成する。 - 特許庁

The word line driver includes an n-channel transistor 313 placed in a p-type well region located in a deep n-type well region in a p-type substrate.例文帳に追加

このワード線ドライバは、ｐ型基板の中の深いｎ型ウェル領域の中に配置したｐ型ウェル領域に設けたｎチャネルトランジスタ３１３を含む。 - 特許庁

Two trenches 24 are formed so as to pierce a p-type silicon layer 18 and an n-type silicon layer 16, and reach the n-type silicon carbide layer 14.例文帳に追加

二本のトレンチ２４がｐ型シリコン層１８、ｎ型シリコン層１６を突き抜け、ｎ型シリコンカーバイド層１４に到達するように形成されている。 - 特許庁

A semiconductor base body 2 for a diode chip 1 is constituted of an n^+-type semiconductor area 5, an n-type semiconductor area 6, and a p^+-type semiconductor area 7.例文帳に追加

ダイオードチップ１の半導体基体２をＮ^＋型半導体領域５とＮ型半導体領域６とＰ^＋型半導体領域７とで構成する。 - 特許庁

Additionally, the n-type oxide electrode layer 8 is also in contact with the z-type ZnO contact layer 102 via the through hole of the n-type metal electrode layer 107.例文帳に追加

また、ｎ型酸化物電極層１０８はｎ型金属電極層１０７の貫通穴を介してｎ型ＺｎＯコンタクト層１０２にも接している。 - 特許庁

An i-type amorphous silicon film 6 and an n-type amorphous silicon film 7 are formed sequentially on the rear surface of the n-type single crystal silicon substrate 1.例文帳に追加

ｎ型単結晶シリコン基板１の裏面には、ｉ型非晶質シリコン膜６およびｎ型非晶質シリコン膜７が順に形成されている。 - 特許庁

A trench 12 is formed to a semiconductor substrate 4 with a p-type semiconductor region 1, an n-type semiconductor region 2 and an n^+-type semiconductor region 3.例文帳に追加

Ｐ型半導体領域１とＮ型半導体領域２とＮ^＋型半導体領域３とを有する半導体基板４にトレンチ１２を設ける。 - 特許庁

The semiconductor light-emitting element 10 has a p-type semiconductor layer 2 and an n-type semiconductor layer 4 formed on an n-type GaAs substrate 1.例文帳に追加

本発明の半導体発光素子１０は、例えばｎ型ＧａＡｓ基板１上に設けられたｐ型半導体層２とｎ型半導体層４とを備える。 - 特許庁

The method further comprises the steps of laminating an N-type semiconductor substrate in which a second N-type semiconductor layer 7 and an insulation layer 8 are formed, to the P-type substrate 1.例文帳に追加

次に、第２Ｎ型半導体層７と絶縁層８とを形成したＮ型半導体基板をＰ型半導体基板１と貼り合わせる。 - 特許庁

The guard band region 34 has the same conductivity type (N-type) as that of the N-type diffusion layer 33 which constitutes the photodiode PD, and has a dopant concentration lower than that of the N-type diffusion layer 33.例文帳に追加

ガードバンド領域３４は、フォト・ダイオードＰＤを構成するＮ型拡散層３３と同じ導電型（Ｎ型）であり、かつ不純物濃度がＮ型拡散層３３の不純物濃度よりも低く形成されている。 - 特許庁

To nearly equally perform overetching to a p-type MOS region and an n-type MOS region when gate electrodes are formed in a semiconductor device having a p-type MOS (p-channel MOS transistor) and an n-type MOS (n-channel MOS transistor).例文帳に追加

ｐＭＯＳ（ｐチャネルＭＯＳトランジスタ）とｎＭＯＳ（ｎチャネルＭＯＳトランジスタ）とを有する半導体装置で、ゲート電極形成時に、ｐＭＯＳ領域とｎＭＯＳ領域にほぼ同等のオーバーエッチングを施す。 - 特許庁

While a P-channel type MISFET is covered by a mask layer RM, ion (at least one of F, Si, C, Ge, Ne, Ar, and Kr is included) is implanted into an N-type source region and an N-type drain region of N-channel type MISFET.例文帳に追加

マスク層ＲＭによりＰチャネル型ＭＩＳＦＥＴを覆いつつ、Ｎチャネル型ＭＩＳＦＥＴのＮ型ソース領域およびＮ型ドレイン領域に、イオン（F,Si,C,Ge,Ne,Ar,Krのうち少なくとも一種類を含む）を注入する。 - 特許庁

The number of peaks of impurity concentration of the n-type pillar regions 15 formed in the n-type epitaxial layer 13 is larger than that of the p-type pillar regions formed in the n-type epitaxial layer 13.例文帳に追加

ｎ型エピタキシャル層１３に形成されるｎ型ピラー領域１５の不純物濃度のピークの数は、ｎ型エピタキシャル層１３に形成されるｐ型ピラー領域の不純物濃度のピークの数よりも多い。 - 特許庁

This device comprises a first N-type epitaxial growth layer 112 on an N-type substrate 110, a P-type embedded layer 14 on the upper part of the layer 112 and further a second N-type epitaxial growth layer 116 over the l layer 114.例文帳に追加

Ｎ型基板１１０上に第１のＮ−型エピタキシャル成長層１１２を有し、この上層にＰ型埋め込み層１１４を有し、その上層に第２のＮ−型エピタキシャル成長層１１６を有する。 - 特許庁

An N^--type first drain offset region 112, an N^--type second drain offset region 113, and an N^--type third drain offset region 114 are formed in a P-type semiconductor substrate 111 in this order from the lower.例文帳に追加

Ｐ型の半導体基板１１１内に下から順にＮ^- 型の第１ドレインオフセット領域１１２、Ｎ^- 型の第２ドレインオフセット領域１１３、及びＮ^- 型の第３ドレインオフセット領域１１４が形成されている。 - 特許庁

The nitride semiconductor device includes a nitride semiconductor stacked layer structure 5 in which an n^+-type GaN substrate 1, n^--type GaN layer 2, p-type GaN layer 3, and n^+-type GaN layer 4 are stacked in this order.例文帳に追加

この窒化物半導体素子は、ｎ^+型ＧａＮ基板１と、ｎ^-型ＧａＮ層２、ｐ型ＧａＮ層３およびｎ^+型ＧａＮ層４が順に積層されてなる窒化物半導体積層構造部５とを備えている。 - 特許庁

An i-type amorphous silicon film 21 and an n-type amorphous silicon film 22 are formed on the main surface of an n-type monocrystal silicon substrate 11, and a surface electrode 12 is formed on the n-type amorphous silicon film 22.例文帳に追加

ｎ型単結晶シリコン基板１１の主面上にｉ型非晶質シリコン膜２１およびｎ型非晶質シリコン膜２２が形成され、ｎ型非晶質シリコン膜２２上に表面電極１２が形成されている。 - 特許庁

An n^+-type source/drain region 112, a p^+-type source/drain region 113, a p-type well 114, an n-type well 117, a p^+-diffusion layer 115, and an n^+-diffusion layer 116 are formed on the embedded oxide film 102.例文帳に追加

埋め込み酸化膜１０２上にｎ^+ 型ソース／ドレイン領域１１２，ｐ^+ 型ソース／ドレイン領域１１３，ｐ型ウェル１１４，ｎ型ウェル１１７，ｐ^+ 拡散層１１５，及びｎ^+ 拡散層１１６が形成されている。 - 特許庁

A p well 5 is formed in an N-type semiconductor substrate 1, and N-type impurities for deciding the threshold voltage of a depression-type lateral MOSFET are introduced into the P well 5 so as to form an N-type region 6.例文帳に追加

Ｎ型半導体基板１にＰウェル５を形成し、当該Ｐウェル５にデプレッション型ラテラルＭＯＳＦＥＴのしきい値電圧を決めるためのＮ型不純物を導入してＮ型領域６を形成する。 - 特許庁

Further, the p-type buried layer 109 is formed so as to cover the upper surface of the n-type buried layer 108 so that at least a part of the n-type buried layer 108 is contacted with the n^--type epitaxial layer 110.例文帳に追加

また、このＮ型埋め込み層１０８の少なくとも一部とＮ^−型エピタキシャル層１１０とが接するように、Ｎ型埋め込み層１０８の上面を覆うようにＰ型埋め込み層１０９が形成されている。 - 特許庁

In the P-type well within the range sandwiched between the NMOS region and N-type well, an N-type cathode region is formed, which is separated from the NMOS region and N-type well and connected to the low-potential wiring.例文帳に追加

ＮＭＯＳ領域とＮ型ウェルに挟まれた範囲のＰ型ウェルには、ＮＭＯＳ領域とＮ型ウェルから分離されており、低電位配線に接続されているＮ型カソード領域が形成されている。 - 特許庁

The ZnO based compound semiconductor element includes: an n-type semiconductor layer which is doped with nitrogen (N) together with group III elements; a p-type semiconductor layer which is formed over the n-type semiconductor layer; and the active layer formed between the n-type semiconductor layer and the p-type semiconductor layer.例文帳に追加

ＺｎＯ系化合物半導体素子は、ＩＩＩ族元素とともに窒素（Ｎ）がドープされたｎ型半導体層と、前記ｎ型半導体層の上方に形成されたｐ型半導体層と、前記ｎ型半導体層と前記ｐ型半導体層との間に形成された活性層とを含む。 - 特許庁

A p^+-type diffusion layer 15 is not formed just under the n^+-type source 17E unlike an n^+-type source region 17 in a region A and a sheet resistor R1 in the n^+-type source region 17E is larger than a sheet resistor R2 in the n^+-type source 17 (R1>R2).例文帳に追加

ｎ＋型ソース領域１７Ｅの直下には、領域Ａのｎ＋型ソース領域１７と異なり、ｐ＋型拡散層１５は形成されておらず、ｎ＋型ソース領域１７Ｅのシート抵抗Ｒ１は、ｎ＋型ソース領域１７のシート抵抗Ｒ２よりも大きい（Ｒ１＞Ｒ２）。 - 特許庁

An n+-type drain diffused region 2 is formed in an n-type semiconductor layer 1 on an insulating layer 11; and a drift region 1a, a p-type well diffused region 4, an n+-type source diffused layer 3 and a n+-type base diffused region 9 are formed so as to surround the diffused region 2.例文帳に追加

絶縁層１１上のｎ形半導体層１内に、ｎ^+形ドレイン拡散領域２が形成され、ドリフト領域１ａ、ｐ形ウェル拡散領域４、ｎ^+形ソース拡散領域３、ｐ^+形ベース拡散領域９がｎ^+形ドレイン拡散領域２を囲むように形成されている。 - 特許庁

Concretely, an n^+-type AlGaN buffer layer 404, an n^+-type AlGaN layer 406, an n-type AlGaN layer 408, and a p-type InGaN layer 410 are sequentially grown on the surface of an n-type conductive SiC substrate 402 to manufacture a pn junction diode.例文帳に追加

具体的には、ｎ型導電性ＳｉＣ基板４０２の表面上にｎ^＋型ＡｌＧａＮバッファ層４０４と、ｎ^＋型ＡｌＧａＮ層４０６と、ｎ型ＡｌＧａＮ層４０８と、ｐ型ＩｎＧａＮ層４１０とを順次成長してｐｎ接合ダイオードを作製する。 - 特許庁

A P-type MOS transistor M1 and an N-type MOS transistor M2 are inserted to the conventional circuit.例文帳に追加

従来回路にＰ型ＭＯＳトランジスタＭ１，Ｎ型ＭＯＳトランジスタＭ２を挿入した。 - 特許庁

A p-type base region 2 is provided in a surface layer of an n^- type drift region 1.例文帳に追加

ｎ^-型のドリフト領域１の表面層に、ｐ型のベース領域２が設けられている。 - 特許庁

An n-type diffused layer 13 and a p-type diffused layer 14 are formed on a substrate 11.例文帳に追加

基板１１にｎ型拡散層１３及びｐ型拡散層１４を形成する。 - 特許庁

A region p+-type buried layer 7 is disposed under an n+-type source layer 13.例文帳に追加

Ｎ＋型のソース層１３の下の領域Ｐ＋型の埋め込み層７が配置される。 - 特許庁

The n-type drift electric path region 38a is the conductive-type non-inversion region.例文帳に追加

ｎ型のドリフト電路領域３８ａはその導電型非反転領域となっている。 - 特許庁

The resistance element 10 has n-type polycrystalline silicon 11 and p-type polycrystalline silicon 12.例文帳に追加

抵抗素子１０は、Ｎ型多結晶シリコン１１と、Ｐ型多結晶シリコン１２とを備える。 - 特許庁

Both P-type impurity and N-type impurity is injected from multiple directions.例文帳に追加

Ｐ型不純物およびＮ型不純物は、いずれも複数の方向から注入される。 - 特許庁

The active layer 25 is provided between the n-type clad layer 21 and the p-type clad layer 23.例文帳に追加

活性層２５はｎ型クラッド層２１とｐ型クラッド層２３との間に設けられる。 - 特許庁

N-type diffusion layers 25 and 26 are formed in a surface parts of the p-type wells 22 and 24.例文帳に追加

ｐ型ウェル２２及び２４の表面部には、ｎ型拡散層２５、２６が形成される。 - 特許庁

A p-type body region 50a is electrically connected to an n-type source region 120.例文帳に追加

ｐ型ボディ領域５０ａと、ｎ型ソース領域１２０とは、電気的に接続されている。 - 特許庁

An adjacent p-type region 12 is formed immediately under the n-type region 11.例文帳に追加

このＮ型領域１１の直下に隣接してＰ型領域１２が形成されている。 - 特許庁

A p-type base region 2 is provided on a surface layer of an n^-type drift region 1.例文帳に追加

ｎ^-型のドリフト領域１の表面層に、ｐ型のベース領域２が設けられている。 - 特許庁

A sampling circuit is composed of a p-type channel and n-type channel field effect transistors (FET).例文帳に追加

サンプリング回路はｐチャネル及びｎチャネル電界効果トランジスタ（ＦＥＴ）で構成される。 - 特許庁

On the top surface of a p-type silicon substrate 1, an n-type source/drain region 4 is formed.例文帳に追加

ｐ型シリコン基板１の表面に、ｎ型ソース／ドレイン領域４が形成される。 - 特許庁

A plurality of n type diffusion layers 24 are formed on the surface of a p type semiconductor layer 23.例文帳に追加

ｐ型半導体層２３表面に複数のｎ型拡散層２４を形成する。 - 特許庁

To arrange p^+ type diffusion layers and n^+ type diffusion layers finely without bringing into contact with each other.例文帳に追加

ｐ^＋型拡散層とｎ^＋型拡散層を接触させずに細かく配置する。 - 特許庁

An N^+-type diffusion layer 6 is formed in the surface of the P^--type diffusion layer 5.例文帳に追加

Ｐ−型の拡散層５の表面にＮ＋型の拡散層６が形成されている。 - 特許庁

The p^+ type anode layer 15 and the n^- type base layer 14 form a pn junction.例文帳に追加

上記ｐ^＋型アノード層１５とｎ^−型ベース層１４でｐｎ接合を形成する。 - 特許庁

A p-type epitaxial film 102 is made on the surface of an n-type silicon substrate 101.例文帳に追加

Ｎ型シリコン基板１０１の表面にＰ型エピタキシャル薄膜１０２を形成する。 - 特許庁

An anode electrode 5 is formed on the o-type anode region 3 and on the n-type drift layer 2.例文帳に追加

ｐアノード領域３上とｎドリフト層２上にアノード電極５を形成する。 - 特許庁