「NBTI」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

As a result, 0.02% bearing force of the Cu/NbTi-based reinforced type Nb_3Sn wire 10 can be set above 300 MPa.例文帳に追加

その結果、Cu/NbTi系強化型Nb_3Sn線材１０の0.2％耐力を300MPa以上とすることが可能となる。 - 特許庁

MANUFACTURING METHOD OF NbTi SUPERCONDUCTING MULTI-LAYER PLATE, AND NbTi SUPERCONDUCTING MULTI-LAYER PLATE例文帳に追加

ＮｂＴｉ超電導多層板の製造方法及びＮｂＴｉ超電導多層板 - 特許庁

To provide a Cu/NbTi-based reinforced type Nb3Sn wire satisfying all characteristics such as tensile strength and rupture stress.例文帳に追加

引張強度、破断応力の全ての特性を満足したCu/NbTi系強化型Nb3Sn線材を提供する。 - 特許庁

NbTi SUPERCONDUCTIVE MULTILAYER PLATE AND MANUFACTURING METHOD例文帳に追加

ＮｂＴｉ超電導多層板及びその製造方法 - 特許庁

NbTi-BASED SUPERCONDUCTING WIRE MATERIAL AND ITS MANUFACTURING METHOD例文帳に追加

ＮｂＴｉ系超電導線材及びその製造方法 - 特許庁

To enhance NBTI resistance of a p-type MOSFET.例文帳に追加

Ｐ型ＭＯＳＦＥＴのＮＢＴＩ耐性を向上させる。 - 特許庁

In this Cu/NbTi-based reinforced type Nb_3Sn wire 10, a Cu/NbTi-based reinforcing material layer 11 is formed in its center part in order to enhance strength of the Nb_3Sn wire being a superconductive wire.例文帳に追加

Cu/NbTi系強化型Nb_3Sn線材１０は、超電導線材であるNb_3Sn線材の強度を高めるために、中心部にCu/NbTi系強化材層１１を形成している。 - 特許庁

NBTI SYSTEM SUPERCONDUCTING WIRE ROD AND METHOD OF MANUFACTURING THE SAME例文帳に追加

ＮｂＴｉ系超電導線材及びその製造方法 - 特許庁

The NbTi-based superconducting wire material is buried with a large number of NbTi alloy filaments in a copper matrix.例文帳に追加

本発明のＮｂＴｉ系超電導線材は、銅マトリクスに多数のＮｂＴｉ合金フィラメントが埋設されたものである。 - 特許庁

To provide a PMOSFET which inhibits deteriorations such as of NBTI characteristics.例文帳に追加

ＮＢＴＩ特性等の劣化を抑制するＰＭＯＳＦＥＴを実現する。 - 特許庁

COPPER STABILIZED NbTi BASED SUPERCONDUCTING WIRE MATERIAL AND ITS MANUFACTURING METHOD例文帳に追加

銅安定化ＮｂＴｉ系超電導線材及びその製造方法 - 特許庁

To provide a method for recovering an NbTi alloy where, when an NbTi alloy is recovered from an NbTi-based superconducting wire rod, which can be performed in a short time while evading the use of toxic gas and dangerous substance, and in which the residual concentration of Cu can be reduced as much as possible.例文帳に追加

ＮｂＴｉ系超電導線材からＮｂＴｉ合金を回収するに際し、毒性ガスや危険物の使用を回避しつつ、短時間で実施でき、しかもＣｕ残存濃度を極力低減できるようなＮｂＴｉ合金の回収方法を提供する。 - 特許庁

To provide a semiconductor device having a transistor structure capable of restraining deterioration in NBTI.例文帳に追加

ＮＢＴＩ劣化を抑制することのできるトランジスタ構造を有する半導体装置を提供する。 - 特許庁

To provide a semiconductor device having a transistor structure capable of improving negative bias temperature instability (NBTI).例文帳に追加

ＮＢＴＩを改善することのできるトランジスタ構造を有する半導体装置を提供する。 - 特許庁

To prevent NBTI deterioration of a clock tree wiring in a wafer-level burn-in test.例文帳に追加

ウェハレベルバーンインテスト時におけるクロックツリー配線のＮＢＴＩ劣化を防止する。 - 特許庁

To provide a semiconductor device capable of improving the degradation of NBTI without being accompanied by characteristic variation.例文帳に追加

特性変動を伴うことなく、ＮＢＴＩの劣化を改善できる半導体装置を提供する。 - 特許庁

An NbTi phase can provide hydrogen permeability and a CoTi phase can provide hydrogen embrittlement resistance, and hereby excellent hydrogen permeability and excellent hydrogen embrittlement resistance can be obtained.例文帳に追加

水素透過性をＮｂＴｉ相、耐水素脆性をＣｏＴｉ相で得ることができ、優れた水素透過性能と優れた耐水素脆性が得られる。 - 特許庁

To improve the NBTI life of a device by reducing hydrogen content in a silicon nitride film covering a gate electrode.例文帳に追加

ゲート電極を覆う窒化シリコン膜中の水素含有量を低減することによって、デバイスのＮＢＴＩ寿命を向上させる。 - 特許庁

In order to utilize irreversible magnetoresistive effects, a Co/Cu/NbTi/Cu magnetic multilayer film is formed and an external magnetic field is applied to this multilayer film.例文帳に追加

非可逆性をもつ磁気抵抗特性を利用するため、Ｃｏ／Ｃｕ／ＮｂＴｉ／Ｃｕ磁性多層膜を作成し、この多層膜に外部磁界を印加する。 - 特許庁

To provide a latching sense amplifier highly resistant to negative bias temperature instability (NBTI) for an OTP memory cell.例文帳に追加

ＯＴＰメモリセルのための負バイアス温度不安定性（ＮＢＴＩ）耐性の高いラッチングセンスアンプを提供する。 - 特許庁

To provide an NbTi-based superconducting wire material excellent in soundness while a filament diameter is ≤20 μm under a high copper ratio, and to provide its manufacturing method.例文帳に追加

高銅比の下、フィラメント径が２０μm 以下でありながら、健全性に優れたＮｂＴｉ系超電導線材及びその製造方法を提供する。 - 特許庁

To provide a P-channel semiconductor device having an enhanced NBTI (negative bias temperature instability).例文帳に追加

良好なＮＢＴＩ（＝Ｎｅｇａｔｉｖｅ ｂｉａｓ ｔｅｍｐｅｒａｔｕｒｅ ｉｎｓｔａｂｉｌｉｔｙ：負バイアス温度不安定性）信頼性を有するＰチャネル半導体デバイスを提供する。 - 特許庁

To provide an electrophoretic display device which is hardly affected by NBTI, and ensures long-term reliability.例文帳に追加

ＮＢＴＩの影響を受けにくく、長期信頼性を確保することができる電気泳動表示装置を提供する。 - 特許庁

To provide a semiconductor device where the deterioration of transistor characteristics due to NBTI and the like can be restored.例文帳に追加

ＮＢＴＩ等に起因するトランジスタ特性の劣化を回復することができる半導体装置を提供する。 - 特許庁

To provide a semiconductor device where problems of boron's piercing and NBTI(negative bias temperature instability) can be broken up, and to provide its manufacturing method.例文帳に追加

ボロンの突き抜けの問題とＮＢＴＩの問題とをともに解消することのできる半導体装置およびその製造方法を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor device which has reduced NBTI without increasing the number of processes.例文帳に追加

工程数を増加させることなくＮＢＴＩを低減させた半導体装置の製造方法を提供する。 - 特許庁

To improve the resistance to NBTI (negative bias temperature instability) of a p-type MIS transistor by preventing over-diffusion of fluorine injected into a semiconductor substrate.例文帳に追加

半導体基板に注入したフッ素のアウトディフュージョンを防ぐことにより、ｐ型ＭＩＳトランジスタのＮＢＴＩ耐性を向上させる。 - 特許庁

This superconductive wire having a copper ratio successively varied along the wire length direction is manufactured by drawing a combination of a Cu-base material 2 with varied diameter and an NbTi rod 7 with a fixed diameter or a combination of a Cu material 22 with a fixed diameter and an NbTi rod 27 with varied diameter into a wire with a fixed diameter.例文帳に追加

この超電導線は、径が一定でないＣｕ基材２と径が一定のＮｂＴｉ棒７、または径が一定のＣｕ基材２２と径が一定でないＮｂＴｉ棒２７を組み合わせ、これを一定の径に伸線することで、線長方向に沿って銅比が連続的変化をする超電導線を製造する。 - 特許庁

To realize NBTI deterioration simulation and TDDB failure simulation which are very accurate and have wide application by creating an accurate NBTI (Negative Bias Temperature Instability) life model and TDDB (Time Dependent Dielectric Breakdown) life model and using them.例文帳に追加

高精度のＮＢＴＩ寿命モデルおよびＴＤＤＢ寿命モデルを新たに作成し、該モデルを使用することにより、高精度で応用範囲の広いＮＢＴＩ劣化シミュレーションおよびＴＤＤＢ故障シミュレーションを実現する。 - 特許庁

Although acquisition of statistical data may be extremely important for the NBTI in accordance with the size reduction of a device as the behavior of the NBTI is known, the structure and method can be used to apply stress to many DUTs in order to obtain reliability mechanisms of many techniques by means of minimal and appropriate adjustment.例文帳に追加

統計データを得ることは、ＮＢＴＩの挙動が知られているために、デバイスが小さくなるにつれてＮＢＴＩにとってますます非常に重要になる可能性があるが、本構造および方法は、僅かな適切な調整によって、多くの技術の信頼性メカニズムを得るために多数のＤＵＴにストレスを加えるように使用され得る。 - 特許庁

A second NBTI compensation transistor 40 includes a source electrode, a drain electrode, and a gate electrode coupled to second logic responsive to the second data signal.例文帳に追加

第２ＮＢＴＩ補償トランジスタ４０は、ソース電極、ドレイン電極、および第２データ信号に応答する第２論理に接続されたゲート電極を備える。 - 特許庁

A first NBTI compensation transistor 38 includes a source electrode, a drain electrode, and a gate electrode coupled to first logic responsive to the first data signal.例文帳に追加

第１ＮＢＴＩ補償トランジスタ３８は、ソース電極、ドレイン電極、および第１データ信号に応答する第１論理に接続されたゲート電極を備える。 - 特許庁

Since the dummy clock signal is supplied in wafer-level burn-in test, the NBTI deterioration of the clock tree wiring due to the wafer-level burn-in test can be prevented.例文帳に追加

本発明によれば、ウェハレベルバーンインテスト時においてダミークロック信号を供給していることから、ウェハレベルバーンインテストによるクロックツリー配線のＮＢＴＩ劣化を防止することが可能となる。 - 特許庁

To provide a differential amplifier circuit and an integrated circuit device that suppress generation of an output offset voltage by maximally preventing occurrence of NBTI in two PMOS transistors constituting a differential pair.例文帳に追加

差動対を構成する２つのＰＭＯＳトランジスターにおけるＮＢＴＩの発生を可能な限り防ぐことにより出力オフセット電圧の発生を抑制可能な差動増幅回路及び集積回路装置を提供すること。 - 特許庁

To provide a semiconductor device in which excellent NBTI reliability can be obtained at a P-type MOS transistor and which can be manufactured in simple steps, and to provide a method of manufacturing the semiconductor device.例文帳に追加

Ｐ型ＭＯＳトランジスタにおいて優れたＮＢＴＩ信頼性が得られ、また、簡易な工程で製造することができる半導体装置及びその製造方法を提供することを目的とする。 - 特許庁

To provide the manufacturing method of a semiconductor device which suppresses occurrence of an NBTI in MOS transistors each employing an oxide film including nitrogen for a gate insulation film.例文帳に追加

窒素を含有する酸化膜をゲート絶縁膜に用いたＭＯＳトランジスタにおいて、ＮＢＴＩ現象の発生を抑制することが可能な半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device that suppresses variations in a threshold voltage and an NBTI phenomenon and has improved transistor characteristics having a small junction leak current.例文帳に追加

しきい値電圧のばらつき及びＮＢＴＩ現象を抑制し、且つ、接合リーク電流の少ない優れたトランジスタ特性を有する半導体装置を提供する。 - 特許庁

To provide a semiconductor device capable of making compatible improvement in the NBTI service life of a pMOS transistor and improvement in the performance of an nMOS transistor.例文帳に追加

本発明は、ｐＭＯＳトランジスタのＮＢＴＩ寿命の向上およびｎＭＯＳトランジスタの高性能化を両立することができる半導体装置を提供する。 - 特許庁

To provide a semiconductor device capable of simultaneously realizing improvement of performance of an NMOS transistor in a CMOS transistor and maintenance of NBTI reliability of a PMOS transistor, and a manufacturing method thereof.例文帳に追加

ＣＭＯＳトランジスタにおけるＮＭＯＳトランジスタの性能向上と、ＰＭＯＳトランジスタのＮＢＴＩ信頼性の維持を同時に実現できる半導体装置およびその製造方法を提供する。 - 特許庁

To make a semiconductor device, on which a multi power-supply MOS transistor is mounted, have both reliability to hot carriers and reliability against NBTI.例文帳に追加

多電源のＭＯＳトランジスタが搭載された半導体装置においてホットキャリアに対する信頼性とＮＢＴＩに対する信頼性とを両立させる。 - 特許庁

To improve a driving force of a gate insulating p-type semiconductor device by securing an NBTI characteristic and by suppressing a punch-through of boron contained in a gate electrode.例文帳に追加

ゲート絶縁型のＰ型の半導体装置において、ＮＢＴＩ特性を確保し、ゲート電極に含まれるボロンの突き抜けを抑制することにより駆動力を向上する。 - 特許庁

To obtain a high work function and to reduce deterioration in NBTI reliability with respect to a semiconductor device having a high dielectric insulating film and a metal gate electrode.例文帳に追加

高誘電体絶縁膜及びメタルゲート電極を有する半導体装置において、高仕事関数を得ると共にＮＢＴＩ信頼性劣化を低減する。 - 特許庁

To solve the problem that a semiconductor integrated circuit does not normally operate after the lapse of a long period of time by causing deterioration with the passage of time caused by an NBTI (Negative Bias Temperature Instability) phenomenon by the staining-out of boron when a current flows to an MOS transistor at all the time.例文帳に追加

ＭＯＳトランジスタに常に電流が流れるとボロンの染み出しにより、ＮＢＴＩ（Negative Bias Temperature Instability）現象に起因する経年劣化が発生し、長期間経過後に半導体集積回路が正常に動作しなくなる。 - 特許庁

To restore characteristic deterioration of a PMOS transistor for switch element by NBTI (Negative Bias Temperature Instability) phenomenon in a semiconductor device provided with a switch circuit having the PMOS transistor for switch element.例文帳に追加

スイッチ素子用ＰＭＯＳトランジスタをもつスイッチ回路を備えた半導体装置において、ＮＢＴＩ現象によるスイッチ素子用ＰＭＯＳトランジスタの特性劣化を回復させる。 - 特許庁

To provide a clock supply circuit for suppressing the occurrence of clock skew by reducing deterioration over time due to the NBTI that is a problem of the reliability of MOS transistors used at conduction of a clock signal CLK, when the clock signal CLK is stopped.例文帳に追加

クロック信号ＣＬＫの停止時にその導通時に使用するＰＭＯＳトランジスタの信頼性上の課題であるＮＢＴＩによる経時劣化を削減してクロックスキューを抑制すること。 - 特許庁