「SDRAM」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

In a microprocessor, a prefetch buffer 6 stores an instruction prefetched from an SDRAM 2.例文帳に追加

プリフェッチバッファ６は、ＳＤＲＡＭ２からプリフェッチした命令を格納する。 - 特許庁

Consequently, picture data of the SDRAM can be accessed continuously.例文帳に追加

その結果、ＳＤＲＡＭ３０に間断無く画データをアクセスすることができる。 - 特許庁

The SDRAM controller 63 switches a 4:4:4:4 video signal received from an HDFF(Horizontal Defocus Filter) 11 in the unit of fields and records the signal to SDRAMs 64-1, 64-2.例文帳に追加

SDRAMコントローラ６３は、HDFF１１から入力される４：４：４：４の映像信号をフィールド単位で切り替えてSDRAM６４−１，６４−２に記録する。 - 特許庁

To provide an output driver circuit which offers control and logic level adjustment for high speed data communications in a synchronous memory such as a synchronous dynamic random access memory (SDRAM).例文帳に追加

同期ダイナミックランダムアクセスメモリ（SDRAM）などの同期メモリにおける高速データ通信のための制御および論理レベル調整を提供する出力ドライバ回路。 - 特許庁

To enable selection of an expansion device with an SDRAM interface for an appropriate period based on a chip select signal output from an SDRAM controller.例文帳に追加

ＳＤＲＡＭコントローラから出力されるチップセレクト信号に基づいて、ＳＤＲＡＭインタフェースを備えた増設デバイスを適切な期間だけ選択できるようにする。 - 特許庁

Also, a write column address generator 202 is installed for generating a write address for performing write access through the MAD (15:0) terminal to an SDRAM when requesting write access.例文帳に追加

また、ライトアクセス要求時に、前記MAD(15:0)端子を介してSDRAMへライトアクセスするためのライトアドレスを生成するライトカラムアドレス発生器202を設ける構成とする。 - 特許庁

Thereby, the image data of data addresses 0 to 7 of an SDRAM 4 are read.例文帳に追加

これにより、ＳＤＲＡＭ４のデータアドレス０〜７の画像データが読み出される。 - 特許庁

To provide a method for holding compatibility between memory modules in a memory system including both of SDRAM DIMM and DDR- SDRAM DIMM.例文帳に追加

ＳＤＲＡＭ ＤＩＭＭ及びＤＤＲ−ＳＤＲＡＭ ＤＩＭＭの両方を含むメモリ・システムにおいて、メモリ・モジュール間の互換性を保持する方法を提供する。 - 特許庁

To provide a bus system and its bus arbitrating method which can make higher the bus use efficiency of a bus system using a high-speed slave device like an SDRAM.例文帳に追加

SDRAMのような高速スレーブディバイスを採用したバスシステムにおいてもバス使用効率をさらに向上させうるバスシステム及びそのバス仲裁方法を提供する。 - 特許庁

A boundary address of SDRAM and FLASH, and an accessing timing of each of SDRAM and FLASH are determined in an access adjusting part 10.例文帳に追加

アクセス調整部１０には、外部入力３０によりＳＤＲＡＭとＦＬＡＳＨの境界アドレスと、ＳＤＲＡＭとＦＬＡＳＨ毎のアクセスタイミングとが設定される。 - 特許庁

Thereby, the SDRAM is controlled with high accuracy while reducing the unnecessary noise caused by the clock supplied to the SDRAM.例文帳に追加

これにより、ＳＤＲＡＭへ供給されるクロックに起因して生じる不要輻射ノイズの低減を図りつつ、ＳＤＲＡＭを精度良く制御することができる。 - 特許庁

To provide an access technology by which the use efficiency of a SDRAM can be improved.例文帳に追加

ＳＤＲＡＭの使用効率を向上させ得るアクセス技術を提供する。 - 特許庁

A logic address indicating the destination which the SDRAM accesses is composed of 24 bits.例文帳に追加

ＳＤＲＡＭのアクセス先を示す論理アドレスは、２４ビットにより構成される。 - 特許庁

To provide an excellent memory controller for achieving cost reduction by reducing the number of terminals, writing in the arbitrary address of an SDRAM and memory access by suppressing the deterioration of performance.例文帳に追加

端子数の削減によるコストダウン、SDRAMの任意のアドレスへの書き込み、パフォーマンスの劣化を抑えたメモリアクセスを実現した優れたメモリコントローラを提供すること。 - 特許庁

When DDR-SDRAM/DDR2-SDRAM are connected, reference voltage VREF for level determination is input to this semiconductor integrated circuit device.例文帳に追加

ＤＤＲ−ＳＤＲＡＭ／ＤＤＲ２−ＳＤＲＡＭが接続された場合、半導体集積回路装置には、レベル判定用の基準電圧ＶＲＥＦが入力される。 - 特許庁

To dispense with refresh processing when an SDRAM is utilized as a main memory.例文帳に追加

ＳＤＲＡＭをメインメモリとして利用する際に、リフレッシュ処理を不要とする。 - 特許庁

The data temporarily held in the register 2 are written to the SDRAM 3 successively by a specific number of pixels through fixed access by an SDRAM I/F.例文帳に追加

上記レジスタ２に一旦保持されたデータは、ＳＤＲＡＭ ｌ／Ｆの固定アクセスに従って、所定の画素数のデータがで連続してＳＤＲＡＭ３へ書き込まれる。 - 特許庁

DDR-SDRAM INTERFACE CIRCUIT, AND ITS TESTING METHOD AND SYSTEM例文帳に追加

ＤＤＲ−ＳＤＲＡＭインターフェース回路、その試験方法、およびその試験システム - 特許庁

The generated parity goes through a deinterleaver 5 for writing to the SDRAM 3.例文帳に追加

生成されたパリティはデインターリーバ５を経由してＳＤＲＡＭ３に書き込まれる。 - 特許庁

A memory control unit 9 controls the writing of the expanded image data from the JPEG processor 2 to the SDRAM 6, and the reading-out of the expanded image data from the SDRAM 6 to the resizing processor 3, corresponding to the state of the SDRAM 6.例文帳に追加

メモリ制御部９は、ＳＤＲＡＭ６の状態に応じて、ＪＰＥＧ処理部２からＳＤＲＡＭ６への伸長画像データの書き込みとＳＤＲＡＭ６からリサイズ処理部３への伸長画像データの読み出しを制御する。 - 特許庁

A control unit 11 reads onto a data bus 32 bit data (address 0 data and address 1 data) from an SDRAM 7 after putting the SDRAM 7 in an active state and then in a read state, and puts the SDRAM 7 in a pre-charge state.例文帳に追加

制御部１１は、ＳＤＲＡＭ７をアクティブ状態にしてから、その後リード状態にしてＳＤＲＡＭ７から３２ｂｉｔのデータ（アドレス０データ及びアドレス１データ）をデータバス上に読み出し、その後ＳＤＲＡＭ７をプリチャージ状態にする。 - 特許庁

The scrambled data are written in a DDR SDRAM 4 synchronously with an SDRAM Data Strobe to be output from a DDR SDRAM I/F 30 with scramble data used when the data have been scrambled.例文帳に追加

スクランブルされたデータは、そのデータがスクランブルされたときに用いられたスクランブルデータとともに、ＤＤＲ ＳＤＲＡＭ Ｉ／Ｆ３０から出力されるＳＤＲＡＭ Ｄａｔａ Ｓｔｒｏｂｅに同期して、ＤＤＲ ＳＤＲＡＭ４に書き込まれる。 - 特許庁

Meanwhile, SDRAM use request signal from a control circuit with high immediacy is input to a SDRAM access arbitration circuit 38 without being masked even if the SDRAM busy signal is output from the busy timing adjustment circuit 40.例文帳に追加

一方、即時性の高い制御回路からのＳＤＲＡＭ使用要求信号は、ビジータイミング調整回路４０からＳＤＲＡＭビジー信号が出力されていてもマスクせず、ＳＤＲＡＭアクセス調停回路３８へ入力される。 - 特許庁

When shifting to a power saving mode, an SDRAM controller 14 stores information set in the SDRAM controller in an SDRAM 16, and shifts the SDRAM to a self-refresh mode, and stores information showing the power saving mode in an energy saving recovery recognizing circuit 18, and a power is interrupted.例文帳に追加

ＳＤＲＡＭコントローラ１４は、省電力モードに移行するときには、ＳＤＲＡＭコントローラ内に設定されている情報をＳＤＲＡＭ１６に記憶した後にＳＤＲＡＭをセルフリフレッシュモードに移行させると共に、省エネ復帰認識回路１８に省電力モードを示す情報を記憶した後に電力が遮断される。 - 特許庁

In an SIP 102 including a plurality of semiconductor chips, such as ASIC100 and SDRAM 101 mounted on a single package, a test circuit (SDRAMBIST 109) for SDRAM 101 is provided within the ASIC 100, to perform testing the SDRAM 101 from the outside of the SDRAM 101 or from the ASIC 100.例文帳に追加

ＡＳＩＣ１００およびＳＤＲＡＭ１０１など複数の半導体チップが単一パッケージ搭載されたＳＩＰ１０２において、ＳＤＲＡＭ１０１のテスト回路（ＳＤＲＡＭＢＩＳＴ１０９）をＡＳＩＣ１００内に設けて、ＳＤＲＡＭ１０１の外部から、すなわちＡＳＩＣ１００からＳＤＲＡＭ１０１のテストを行うようにする。 - 特許庁

To provide a SDRAM capable of shortening the waiting time by the time difference between the arrival time of an instruction and an address and the arrival time of a system clock and safely transmitting the instruction and the address to every SDRAM in one clock cycle time even if the frequency of the system clock is increased, and to provide an instruction and address input method therefor.例文帳に追加

命令及びアドレスの到着時間とシステムクロックの到着時間との時間差だけの待ち時間を短縮し、かつシステムクロックの周波数が増加しても１つのクロックサイクルタイム内に命令及びアドレスをあらゆるSDRAMに安全に伝達可能にするSDRAM並びにその命令及びアドレス入力方法を提供すること。 - 特許庁

A memory module 100 comprises an SDRAM 110 and an address-generating circuit 120.例文帳に追加

メモリモジュール１００は、ＳＤＲＡＭ１１０と、アドレス生成回路１２０とを備える。 - 特許庁

The image data outputted by a frame buffer 111 are stored in an SDRAM 3.例文帳に追加

フレームバッファ１１１の出力する映像データはＳＤＲＡＭ３に蓄積される。 - 特許庁

Images obtained through the imaging element 119 are preserved in an SDRAM 124.例文帳に追加

撮像素子１１９を介して得られた画像はＳＤＲＡＭ１２４に保存される。 - 特許庁

The higher 2 bits of the column address are bank bits designating the bank of the SDRAM.例文帳に追加

コラムアドレスの上位の２ビットは、ＳＤＲＡＭのバンクを指定するバンクビットとされる。 - 特許庁

Latest firmware is downloaded from a host computer and is stored in an SDRAM (S11).例文帳に追加

ホストコンピュータから最新のファームウェアをダウンロードし、ＳＤＲＡＭに格納する（Ｓ１１）。 - 特許庁

The commands stored in the SDRAM command memory 141 are read out according to the variation information (control signal) on the addresses from the data path controller 12 and the SDRAM controller 14 controls the SDRAM 5, etc., according to the read commands.例文帳に追加

ＳＤＲＡＭコマンドメモリ１４１に格納されるコマンドは、データパスコントローラ１２からのアドレスの変動情報（制御信号）に基づいて読み出され、ＳＤＲＡＭコントローラ１４は、この読み出されたコマンドに基づいてＳＤＲＡＭ５などの制御動作を行う。 - 特許庁

A CPU 127 supplies a parameter relating to timing of the SDRAM 160 to the SDRAM I/F 164 via a CPU I/F 126 based on the received setting information.例文帳に追加

ＣＰＵ１２７は、入力された設定情報に基づき、ＣＰＵ Ｉ／Ｆ１２６を介し、ＳＤＲＡＭ Ｉ／Ｆ１６４にＳＤＲＡＭ１６０のタイミングに関するパラメータを供給する。 - 特許庁

To realize power-saving control over an SDRAM and a memory controller internal circuit as for a memory controller for an SDRAM for a real-time processing application using a method of macroaccess.例文帳に追加

マクロアクセスの手法を用いるリアルタイム処理アプリケーション用ＳＤＲＡＭのメモリコントローラにおいて、ＳＤＲＡＭとメモリコントローラ内部回路の省電力化制御を実現する。 - 特許庁

An SDRAM (Synchronous Dynamic Random Access Memory) address control part 25 stores the pixel data of the pixels stored in the storage areas of the number of the pixels in one row of the division number into the same storage area of an SDRAM.例文帳に追加

ＳＤＲＡＭアドレス制御部２５は、分割した数の１行の画素数の記憶領域に記憶された画素の画素データをＳＤＲＡＭの同じ記憶領域に記憶する。 - 特許庁

A system is provided with the feed-back clock 137 and the reading clock 136 in addition to an SDRAM clock 134 for supplying SDRAM DIMM 132 to a clock distributing route 1315.例文帳に追加

クロック分配経路１３１５にＳＤＲＡＭ ＤＩＭＭ１３２供給するＳＤＲＡＭクロック１３４の他に、フィードバッククロック１３７とリードクロック１３６を持つ。 - 特許庁

In order to share the I/O pins when using a number of the DDR-SDRAM chips, the read/write sequence for the all DDR-SDRAM chips follows the same command and address.例文帳に追加

多くのＤＤＲ−ＳＤＲＡＭチップを使用する時、Ｉ／Ｏピンをシェアするため、全ＤＤＲ−ＳＤＲＡＭチップの読み取り／書き込み順序は同じ指示とアドレスに従う。 - 特許庁

An address space 150 corresponding to a maximum size N of an SDRAM 110 capable of being mounted as the standard equipment is mapped to an SDRAM controller 103 of the processor.例文帳に追加

情報処理装置のＳＤＲＡＭコントローラ１０３には、標準搭載可能なＳＤＲＡＭ１１０の最大サイズＮに対応したアドレス空間１５０がマッピングされる。 - 特許庁

The test circuit for SDRAM 101 is provided within the ASIC 100, whereby the taking a terminal for testing the SDRAM 101 outside of the SIP101 is dispensed with.例文帳に追加

ＡＳＩＣ１００内に、ＳＤＲＡＭ１０１のテスト回路を設けることにより、ＳＤＲＡＭ１０１のテストのための端子をＳＩＰ１０２の外部に出す必要がなくなる。 - 特許庁

To provide an SDRAM control system that allows a refresh rate to be properly set in accordance with the temperature in an apparatus where the SDRAM mounted and properly prevents data loss.例文帳に追加

ＳＤＲＡＭが搭載される機器内の温度に合わせて適切なリフレッシュレートを設定でき、適確にデータ消失を防止できるＳＤＲＡＭ制御システムを提供する。 - 特許庁

To provide an interface device connected between a CPU and an SDRAM and capable of quickly reading out data from the SDRAM by control similar to that of the DRAM.例文帳に追加

ＤＲＡＭと同様な制御により、高速にＳＤＲＡＭからデータを読み出すことのできるＣＰＵとＳＤＲＡＭとの間のインターフェース装置を提供することを課題とする。 - 特許庁

When data having the burst length of the SDRAM are stored in a buffer of the bus I/F55, the data for the burst length are read from the buffer and are transferred to the SDRAM via a bus 21.例文帳に追加

バスＩ／Ｆ５５のバッファにＳＤＲＡＭのバースト長分のデータが溜め込まれたら、バッファからバースト長分のデータが読み出されてバス２１を介してＳＤＲＡＭに転送される。 - 特許庁

A D1-I/F 44a outputs a plurality of lines of pixel data from an SDRAM 26 and writes the pixel data in the plurality of memory blocks of an SDRAM 58 via a D1-I/F 44b.例文帳に追加

Ｄ１−Ｉ／Ｆ４４ａは，ＳＤＲＡＭ２６から複数ラインの画素データを出力し，Ｄ１−Ｉ／Ｆ４４ｂを経てＳＤＲＡＭ５８の複数のメモリブロックに書き込む。 - 特許庁

The DMAC 10 transfers the image data buffered by the second and third image transfer parts 15, 16 to an SDRAM based on the DREQs output from the transfer control part 17.例文帳に追加

DMAC１０は転送制御部１７から出力されたDREQに基づいて第２及び第３の画像転送部１５、１６にバッファリングされている画像データをSDRAMに転送する。 - 特許庁

The strobe signal exclusive for instruction and address is a signal activated only in the period when the instruction and the address are inputted in the SDRAM or a free running clock carrying on toggling.例文帳に追加

命令及びアドレス専用ストローブ信号は命令及びアドレスがSDRAMに入力される区間の間にのみ活性化される信号であるか、トグルし続けるフリーランニングクロックである。 - 特許庁