「System Clock」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

A system includes a clock generator, a timer, a modifier, a processing unit, a parser and a compensator.例文帳に追加

本システムは、クロック生成器、タイマー、修飾子、処理ユニット、パーサー、及び、補償器、からなる。 - 特許庁

SOURCE CLOCK REGENERATING CIRCUIT ON RECEIVER SIDE BY SRTS SYSTEM IN ATM TRANSMISSION NETWORK例文帳に追加

ＡＴＭ伝送網におけるＳＲＴＳ方式による受信側のソースクロック再生回路 - 特許庁

To obtain a synchronous memory device being suitable for a bus system minimizing clock-data skew.例文帳に追加

クロック・データ・スキューを最小限に抑えられるバス・システムに適する同期メモリ装置を得る。 - 特許庁

To set an optimum external bus clock in accordance with an external system connected to an external bus.例文帳に追加

外部バスに接続される外部システムに応じて最適な外部バスクロックを設定する。 - 特許庁

When the clock supply device differs (NO in 41), the system compares the informed priority with a current priority level (42).例文帳に追加

クロック供給装置に相違があれば（４１がＮＯ）、さらに優先レベルを比較する（４２）。 - 特許庁

A flip-flop 30 fetches an input signal A at a leading edge of a clock A in this duplicate system.例文帳に追加

フリップフロップ３０は、クロックＡの立ち上がりエッジで入力信号Ａを取り込む。 - 特許庁

A system time clock(STC) is generated on the basis of the arrival of time stamp information.例文帳に追加

システム時間クロック（ＳＴＣ）は、タイムスタンプ情報の到着に基づいて、生成される。 - 特許庁

To provide an expected system that operates with a low system clock for the next-generation optical disk system with a double speed assumed, because a system clock has to be equal to or more than a data rate and a channel rate is high in the conventional signal reproducing device.例文帳に追加

従来の信号再生装置では、システムクロックはデータレート以上である必要があり、チャネルレートが高く、かつ、倍速の想定される次世代の光ディスクシステムでは、低いシステムクロックで動作するシステムが望まれている。 - 特許庁

If a master data transmission device is in the optical data transmission system, a clock reproduced in a first clock reproducing unit 91 on the basis of an optical signal received from the optical data transmission system is selected in a clock selection unit 93.例文帳に追加

光データ伝送システムにマスタのデータ伝送装置が存在する場合、光データ伝送システムから受信する光信号に基づいて第１のクロック再生部９１で再生されるクロックが、クロック選択部９３で選択される。 - 特許庁

If the master data transmission device is in the electric data transmission system, a clock reproduced in a second clock reproducing unit 92 on the basis of a lock signal received from the electric data transmission system is selected in the clock selection unit 93.例文帳に追加

電気データ伝送システムにマスタのデータ伝送装置が存在する場合、電気データ伝送システムから受信するロック信号に基づいて第２のクロック再生部９２で再生されるクロックが、クロック選択部９３で選択される。 - 特許庁

A control part selects, when one radio system among the plurality of radio systems is used, a clock signal corresponding to the one radio system among the plurality of clock signals as an operation clock signal with reference to the storing part.例文帳に追加

制御部は、複数の無線システムのうちの１つの無線システムが使用されるときに、記憶部を参照して、複数のクロック信号の中から、１つの無線システムに対応するクロック信号を動作クロック信号として選択する。 - 特許庁

To provide a system and an apparatus for synchronization between heterogeneous periodic clock domains capable of preventing performance degradation due to a latency increase in multi-clock domain environments, a circuit for detecting synchronization failure, and a method of receiving data.例文帳に追加

異種周期クロックドメイン間の同期化システム、同期化装置、同期化失敗検出回路及びデータ受信方法を提供する。 - 特許庁

The system of this invention is provided with a clock extraction/data recovery circuit to recover the incorporated clock and data from the high-speed serial transmission data stream.例文帳に追加

組み込まれたクロック及びデータを高速シリアル伝送データストリームから回復するためにクロック抽出/データ回復回路が設けられる。 - 特許庁

The clock generator 27 responsive to these signals generates a system clock signal synchronous with at least the operation of the transport processor 18.例文帳に追加

クロック発生器２７はこれらの信号に応答し、少なくとも逆トランスポート処理装置１８の動作に同期するシステム・クロック信号を発生する。 - 特許庁

By repeating this processing, a decoding time in which the clock difference in system clock between a distribution server and each of client PCs is reflected is set.例文帳に追加

この処理が繰り返されることにより、配信サーバとクライアントPCのそれぞれのシステムクロックのクロック差が反映されたデコード時刻が設定される。 - 特許庁

To provide a post-write buffer for preventing a host data bus from being free during clock synchronism in the computer of a double clock system.例文帳に追加

二重クロック方式のコンピュータにおいてクロック同期を行う間にホスト・データバスを遊ばせないようにする後置書込みバッファを提供する。 - 特許庁

A marco block (101) has a plurality of first clock terminals (Cin1-Cin4) to be input with signals from outside for the same clock system.例文帳に追加

マクロブロック（１０１）は、同一クロック系について、外部からクロック信号を入力する第1のクロック端子（Ｃｉｎ１〜Ｃｉｎ４）を複数個有する。 - 特許庁

To provide a semiconductor integrated circuit capable of reducing both a clock skew and a power source system noise caused by the operation of a clock buffer.例文帳に追加

クロックスキューの低減とクロックバッファの動作による電原系ノイズの低減との双方を実現できる半導体集積回路を提供する。 - 特許庁

To provide a clock control system for appropriately controlling whether or not a clock signal is to be supplied to a processor corresponding to the operating state of a device.例文帳に追加

デバイスの動作状態に応じてプロセッサに対するクロック信号の供給有無を適切に制御するクロック制御システムを提供する。 - 特許庁

Frequency modulation of the clock signal CLK with prescribed frequency to be outputted as a system clock is doubly performed by the modulation signal fm0.例文帳に追加

この変調信号ｆｍ０により、システムクロックとして出力される所定周波数のクロック信号ＣＬＫを、二重に周波数変調する。 - 特許庁

To perform the exact edge arrangement of high resolution without requiring a system clock of a frequency extremely higher than the frequency of a synthetic clock signal.例文帳に追加

合成クロック信号の周波数よりも非常に高い周波数のシステム・クロックを必要とせずに、正確で高分解能のエッジ配置を行う。 - 特許庁

However, the system 11 lowers the power source voltage of the circuit 10 in one portion during a clock frequency modulating period where the clock frequency C decreases.例文帳に追加

ただしクロック周波数Ｃが減少するクロック周波数変調期間の一部では、システム１１はまた回路１０の電源電圧を下げる。 - 特許庁

The system clock input is commonly supplied to a set of register cells being the object of clock tree synthesis among the plurality of sets of data propagating cells.例文帳に追加

複数組のデータ伝搬セルのうちのクロックツリーシンセシス対象となる１組のレジスタセルに共通にシステムクロック入力を供給する。 - 特許庁

To reliably lock at clock synchronization without influence to a next counter as a phase comparator used for a clock synchronization system.例文帳に追加

クロック同期システムに用いる位相比較器として、次段のカウンタに影響を与えることなく、クロックの同期がとれた際に確実にロックをかけること。 - 特許庁

A clock supply system includes: a first clock generator which generates a first clock signal of a fixed frequency; a second clock generator which generates a second clock signal which has a frequency periodically varied, by frequency modulation of the first clock signal; and a phase adjustment circuit which performs phase adjustment so that a phase of the second clock signal for use in a plurality of clock supply target circuits may be different by clock supply target circuit.例文帳に追加

一定周波数の第１クロック信号を生成する第１クロック生成器と、前記第１クロック信号の周波数変調を行うことで周期的に周波数が変動する第２クロック信号を生成する第２クロック生成器と、複数のクロック供給対象回路で使用される前記第２クロック信号の位相が、前記クロック供給対象回路毎に異なるように位相調整を行う位相調整回路とによってクロック供給システムを構成する。 - 特許庁

When a plurality of clock/frame pulses are synchronous or asynchronous in the clock/frame pulse generating and distribution system having a plurality of clock/frame pulse inputs, an individual mode is provided, a state monitor and control of the input clock/frame pulses is conducted, the optimum and ensured system clock/frame pulse is selected, generated and distributed.例文帳に追加

複数個のクロック／フレームパルス入力をもつクロック／フレームパルス生成および分配装置にて、複数個のクロック／フレームパルスが同期または非同期である場合において、個別のモードを有し、入力クロック／フレームパルスの状態監視および制御を行い、最適でかつ保証されたシステムクロック／フレームパルスを選択し、生成および分配する。 - 特許庁

This IIC bus control system comprises a clock output switching circuit 21 for switching the state for outputting a clock signal and a non-clock signal differed from the clock signal to devices A and B of each system according to control signal input of '0' or '1', which is provided between a clock line 2 and the signal input parts SCL A and SCL B of the devices A and B.例文帳に追加

クロックライン２とデバイスＡ、Ｂの信号入力部ＳＣＬ Ａ、ＳＣＬ Ｂとの間に、各系統のデバイスＡ、Ｂに、クロック信号と、クロック信号とは異なる非クロック信号とを出力する状態を、“０”または“１”の制御信号入力に応じて切り換えるクロック出力切換回路２１をＩＩＣバス制御システムが備える。 - 特許庁

An A system clock generator 2 and a B system clock generator 3 in the duplex configuration of the active system and the standby system are provided while having oscillators 4 and 9, selectors 5 and 10, phase-locked loop (PLL) circuits 6 and 11, output gates 7 and 12 and system switching control circuits 8 and 13.例文帳に追加

発振器４，９、セレクタ５，１０、ＰＬＬ（位相同期ループ）回路６，１１、出力ゲート７，１２、系切替制御回路８，１３を有する運用系と予備系の二重化構成のＡ系クロック発生装置２、Ｂ系クロック発生装置３を備える。 - 特許庁

When a freezing of the liquid cooling system is detected in the case of start, the system is operated while decreasing the quantity of heat generation by lowering the operation clock of the system, not operating a pump.例文帳に追加

起動時、液冷システムの凍結を検知したときは、ポンプを動作させず、システムの動作クロックを下げ、発熱量を下げて運用する。 - 特許庁

The system clock signal is provided to a receiver system controller 26 for the purpose of controlling the timings of processing elements.例文帳に追加

このシステム・クロック信号は、処理要素のタイミングを制御する為に、受像機システム制御装置２６に供給される。 - 特許庁

A system clock generated by the unit 5a is distributed via the bus system 10 to all the units 5b related with processes.例文帳に追加

ユニット５ａで生成されたシステムクロックはバスシステム１０によって、プロセスに関与するすべてのユニット５ｂに分配される。 - 特許庁

This system clock signal is supplied to the receiver system controller 26 to control the timing of appropriate processing elements.例文帳に追加

このシステム・クロック信号は、処理要素のタイミングを制御する為に、受像機システム制御装置２６に供給される。 - 特許庁

To provide technique for setting the time of a clock of a satellite navigation system receiver independently of a satellite navigation system.例文帳に追加

衛星航法システム受信機の時計の時刻を衛星航法システムに頼らずに設定する技術を提供する。 - 特許庁

The system clock signal is supplied to a receiver system control device 26 for controlling timing of processing elements.例文帳に追加

このシステム・クロック信号は、処理要素のタイミングを制御する為に、受像機システム制御装置２６に供給される。 - 特許庁

SYSTEM AND METHOD FOR TRANSMITTING CLOCK SIGNAL, AND SYSTEM AND METHOD FOR TRANSMITTING DIGITAL SIGNAL例文帳に追加

クロック信号伝送方式及びディジタル信号伝送方式並びにクロック信号伝送方法及びディジタル信号伝送方法 - 特許庁

CLOCK PULSE FORMING METHOD, DEVICE, BUS SYSTEM AND SUBSCRIBER IN BUS SYSTEM HAVING AT LEAST ONE SUBSCRIBER例文帳に追加

少なくとも１つの加入者を有するバスシステム内におけるクロックパルス形成方法，その装置，バスシステム及び加入者 - 特許庁

RAM PROVIDED WITH LATENCY SYNCHRONIZED WITH MICROPROCESSOR AND SYSTEM PROVIDED WITH DATA PROCESSOR, SYNCHRONOUS DRAM, PERIPHERAL DEVICES AND SYSTEM CLOCK例文帳に追加

マイクロプロセッサと同期するレイテンシを備えたＲＡＭ、及びデ—タプロセッサ、シンクロナスＤＲＡＭ、周辺装置とシステムクロックを含むシステム - 特許庁

DISPLAY SYSTEM AND METHOD FOR TRANSMITTING DATA SIGNAL, CONTROL SIGNAL, CLOCK SIGNAL AND SETTING SIGNAL WITH EMBEDDING SYSTEM例文帳に追加

データ信号、制御信号、クロック信号及び設定信号を埋め込み方式で伝送するための表示システム及び方法 - 特許庁

To surely suppress a noise level by using a spectrum diffusion clock system in radio communication of a digital modulation system.例文帳に追加

デジタル変調方式の無線通信において、スペクトラム拡散クロック方式によりノイズレベルを確実に抑圧すること。 - 特許庁

In parallel to this, the LSI 10 generates a source clock by making a definer signal (a signal having 1/m frequency of an external clock and 1:m-1 duty ratio) synchronize with the system clock on the sending side and sends it to the LSI 20 through a source clock line 40.例文帳に追加

また、これと並行して、送り側LSI10 は、デファイナ信号（外部クロックの１／ｍの周波数を有しデューティ比が１：ｍ−１の信号）を送り側システムクロックに同期させたソースクロックを生成し、ソースクロック線40を介して受け側ＬＳＩ20へ送る。 - 特許庁

To detect abnormality of a word clock to generate an alarm with a simple configuration in a musical sound synthesizer such as a sound source board which operates synchronously with a word clock supplied from outside in every sampling cycle according to a system clock independent of the word clock.例文帳に追加

外部からサンプリング周期毎に供給されるワードクロックに同期し、該ワードクロックから独立したシステムクロックに基づいて動作する音源ボード等の楽音合成装置において、簡易な構成でワードクロックの異常を検出し、警告等を行う。 - 特許庁

To provide a clock-switching circuit which solves a system trouble by the drift/slip detection, in the event of a frequency failure in an input clock in a transmission system having a redundant structure.例文帳に追加

冗長構成の伝送システムにおいて、入力クロックに周波数異常が生じた場合のドリフト／スリップ検出によるシステム障害を解決するクロック切替回路を提供する。 - 特許庁

A control unit 106 controls reading from a frame memory 105 at the frame frequency of the NTSC system based on a clock having a clock frequency for the NTSC system from the oscillator.例文帳に追加

制御部１０６は、前記発振器からのＮＴＳＣ方式対応のクロック周波数のクロックを基に、ＮＴＳＣ方式のフレーム周波数でフレームメモリ１０５からの読出しを制御する。 - 特許庁

To provide a reproducer and reproducing method, reproducing a system clock of a receiver side synchronously with a system clock of a transmitter side, even if transport streams are not captured at a predetermined rate.例文帳に追加

トランスポートストリームが一定レートで取り込まれなくても、送信側のシステムクロックに同期させて受信側のシステムクロックを再生することのできる再生装置および再生方法を提供する。 - 特許庁

To achieve a system accompanying with no delay in clock transmission or no generation of electromagnetic induction noise from wiring or the like, as a system transmitting a high-frequency clock to a circuit block, including an integrated circuit.例文帳に追加

高周波のクロックを集積回路などの回路ブロックに伝達する方式として，クロックの伝達遅延や配線などからの電磁誘導ノイズの発生を伴わない方式を実現する。 - 特許庁