「System Clock」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

When such a selector signal is received, the selector circuit 256 selects the clock signal CLK2 and outputs it as a system clock signal SCLK.例文帳に追加

セレクタ回路２５６は、係るセレクタ信号を受け取ると、クロック信号ＣＬＫ２を選択し、システムクロック信号ＳＣＬＫとして出力する。 - 特許庁

To provide a clock synchronizing circuit system capable of maintaining high synchronization accuracy even for an input clock of a high frequency.例文帳に追加

高い周波数の入力クロックに対しても高い同期精度を維持できるクロック同期回路システムを提供することを目的とする。 - 特許庁

To provide the clock signal generating circuit that generates a system clock signal whose phase is compensated against the deviation in the duty ratio of an input clock signal while reducing the area overhead and relieving the cost load on an external oscillator.例文帳に追加

入力クロック信号のデューティ比崩れに対して位相補償したシステムクロック信号を生成するに、外部発振子におけるコスト的負担、面積オーバーヘッドを軽減する。 - 特許庁

In the clock distribution system 100, a loop is formed, wherein an optical clock signal for clock distribution circulates between a master station 1 and a slave station 2 through optical fibers 3A and 3B.例文帳に追加

クロック分配システム１００では、光ファイバ３Ａ，３Ｂを介してマスタ局１とスレーブ局２との間をクロック分配用の光クロック信号が周回するループが形成される。 - 特許庁

To decide the stability of a clock output signal from a PLL circuit which is operated in synchronization with a reference clock signal even when the reference clock signal is in an unstable state when a system is started.例文帳に追加

システム起動時の基準クロック信号が不安定な状態であっても、基準クロック信号に同期して動作するＰＬＬ回路のクロック出力信号の安定度を判定可能にする。 - 特許庁

The run length-coded image data not used in reduction display and the like is decoded by using as a dynamic clock a system clock having a frequency of integral multiple of a pixel clock.例文帳に追加

縮小表示等に使用されないランレングス符号化画像データは、非画像表示期間において、ピクセルクロックの整数倍の周波数を持つシステムクロックを動作クロックとして、復号される。 - 特許庁

By measuring the number of clock pulses of low precision that are generated between the system timing signals generated based on the clock pulse of high precision, the accuracy of low precision clock is periodically checked.例文帳に追加

高精度のクロックパルスに基づき発生されるシステムタイミング信号の間で発生される、低精度のクロックパルスの数を測定することにより、低精度のクロックの精度を定期的にチェックする。 - 特許庁

A frequency dividing part 2 previously sets a dividing action once according to the abnormal condition detection signal S1 and divides a system clock SCLK to generate a clock CLK2 having the same period as the clock CLK1.例文帳に追加

分周部２は、異常検出信号Ｓ１に応じて分周動作を一旦プリセットしてシステムクロックＳＣＬＫを分周し、クロックＣＬＫ１と同じ周期のクロックＣＬＫ２を生成する。 - 特許庁

To reduce an interfering EMI noise electromagnetic wave derived from a system clock signal in an external radio wave receiving system.例文帳に追加

外来電波の受信システムにおいて、システム・クロック信号に由来する妨害ＥＭＩノイズ電磁波を削減する。 - 特許庁

STATION-SIDE DEVICE OF PON SYSTEM, RECEIVING PART, CLOCK AND DATA REPRODUCTION PART, AND METHOD OF UPSTREAM COMMUNICATION FOR PON SYSTEM例文帳に追加

ＰＯＮシステムの局側装置、受信部、クロック及びデータ再生部、及び、ＰＯＮシステムの上り方向通信方法 - 特許庁

If a deviation occurs between both system clocks, the system clock of the latter is made to match that of the former cooperatively.例文帳に追加

両者のシステムクロックにずれが生じたとき、協働して後者のシステムクロックを前者のシステムクロックに一致させる。 - 特許庁

Operation clocks WACLK, WBCLK, RACLK and RBCLK are separately supplied to each system, and any operation clock is not supplied to any system in a stopped state.例文帳に追加

動作クロックＷＡＣＬＫ，ＷＢＣＬＫ，ＲＡＣＬＫ，ＲＢＣＬＫは系統毎に別々に供給し、停止中の系統には動作クロックを供給しない。 - 特許庁

The time in a day is obtained by a real time clock in the phone exchange system or by communication with the phone exchange system.例文帳に追加

１日の中の時間は電話交換システム内の実時間クロック又は、電話交換システムとの通信で得られる。 - 特許庁

The clock signal generating circuit 51 can convert the system clock frequency of the CPU 5 to a plurality of steps by switching the frequency of the fundamental clock generated by the fundamental clock generator 52 into x-fold or 1/x-fold frequency.例文帳に追加

システムクロック信号生成回路５１は、基本クロック発生器５２で生成された基本クロック信号の周波数をｘ倍、１／ｘ倍に変換し、ＣＰＵ５のシステムクロック周波数を複数段階に切り換えることができる。 - 特許庁

A virtual wiring model 21 exclusive for clock wiring and a power ratio model 22 to the in-cell power of a clock buffer to the switching power of the clock wiring are preliminarily defined in order to estimate the clock system power of an LSI prior to layout design.例文帳に追加

ＬＳＩのクロック系電力をレイアウト設計以前に見積もるべく、あらかじめクロック配線専用の仮想配線モデル２１と、クロックバッファのセル内電力とクロック配線のスイッチング電力との電力比率モデル２２と、を定義する。 - 特許庁

To provide a phase information detection circuit that can obtain phase information with high accuracy from a sampled clock roughly sampled by a reference clock and to provide a system that can recover the sampling clock phase-locked to the reference clock with high accuracy.例文帳に追加

基準クロックで粗く標本化された標本化クロックの標本値から高精度の位相情報を得る位相情報検出回路および高精度に位相同期した標本化クロックを再生するシステムを提供する。 - 特許庁

A reference clock generating section 106 uses a clock from a system clock generating section 105 to generate a reference clock to count the number of audio samples on the basis of time stamp information or synchronization control information obtained by a demodulation section 101.例文帳に追加

復調部１０１で得られたタイムスタンプ情報、又は同期制御情報から、リファレンスクロック発生部１０６はシステムクロック発生部１０５のクロックを用いて、オーディオサンプル数を計数するためのリファレンスクロックを生成する。 - 特許庁

Based on system clock signals CLK composed of a series of pulse strings and a clock activation signals CKE, an internal clock activation signal generation circuit 10 generates internal clock activation signals cke-c and latch signals cke1.例文帳に追加

一連のパルス列からなるシステムクロック信号ＣＬＫおよびびクロック活性化信号ＣＫＥに基づいて、内部クロック活性化信号生成回路１０は、内部クロック活性化信号ｃｋｅ＿ｃおよびラッチ信号ｃｋｅ１を生成する。 - 特許庁

An interlocked clock multiplexer 100 which acquires a clock source that is supplied as a clock signal 102 to a data processing system connects at least two input terminals 104 and 106 to more than two clock sources 110 and 120.例文帳に追加

データ処理システムにクロック信号１０２として供給するクロック源を捕捉するインタロックド・クロック・マルチプレクサ１００は、少なくとも２つの入力端子１０４，１０６を２つ以上のクロック源１１０，１２０に接続する。 - 特許庁

To eliminate limit in the number of slave clocks that can be arranged in a system, increase flexibility in operation, and particularly facilitate addition of a clock to an already operated system in regard to a wireless type master-and-slave clock system.例文帳に追加

無線式親子時計システムにおいて、システム内に配置できる子時計の数の制限をなくして、運用上、融通性を増し、特に、既に運用されているシステムに後から時計の追加を容易にする。 - 特許庁

The device has a means for reducing the fluctuation of the system clock 41 when a reference clock 31 is switched by reducing the phase difference between the clock before switching and a clock after switching at the time of switching the reference of a clock selecting part 3 used in the mobile communication base station device.例文帳に追加

移動体通信基地局装置にて使用しているクロック選択部３の基準切り替え時において、切り替え前のクロックと切り替え後のクロックの位相差を少なくすることにより、基準クロック３１を切り替えた際のシステムクロック４１の揺らぎを低減させる手段を有する。 - 特許庁

A clock circuit for an electronic system including a component requiring a clock signal is provided with an opto-electrical oscillator (4) for generating an optical clock signal in an optical clock output (6), and a feedback loop (8) for coupling the optical clock output (6) back to the opto-electrical oscillator (4).例文帳に追加

クロック信号を必要とするコンポーネントを含む電子システム用のクロック回路は、光クロック出力（６）において光クロック信号を発生するための光電気発振器（４）と、光クロック出力（６）を光電気発振器（４）に結合し戻すフィードバックループ（８）とを備える。 - 特許庁

To provide a clock distribution method in an optical wavelength multiplex network that can extract a clock with equal accuracy to a reference clock from a transmission line frequency of a multiplexed optical signal or a monitor signal so as to realize clock distribution economically and to provide a clock distribution system.例文帳に追加

本発明の課題は、多重化された光信号あるいは監視信号の伝送路周波数から基準クロックと同等の精度のクロックを抽出でき、経済的にクロック分配を実現できる光波長多重ネットワークにおけるクロック分配方法及びクロック分配システムを提供することにある。 - 特許庁

A data input is latched synchronizing with a system clock input, and a plurality of register cells 20 through which the system clock input passes are divided into a plurality of groups, and the clock propagating routes of the plurality of register cells belonging to the same group are formed so that a plurality of sets of clock propagating cells 200 can be formed.例文帳に追加

データ入力をシステムクロック入力に同期してラッチするとともにシステムクロック入力を通過させる複数のレジスタセル２０を複数のグループに分け、同一のグループに属する複数のレジスタセルのクロック伝搬経路を形成して複数組のクロック伝搬セル２００ を形成する。 - 特許庁

To allow one system time clock STC counter to decode a plurality of coded image data.例文帳に追加

１つのＳＴＣカウンタにより、複数の符号化された画像データを復号可能にする。 - 特許庁

To accurately correct a time in a clock adjusting system for AV-related equipment.例文帳に追加

ＡＶ関連機器の時計アジャスト装置において、正確に時刻補正ができるようにする。 - 特許庁

To provide a wait control circuit improved in use convenience while accelerating a system clock.例文帳に追加

システムクロックの高速化を図りつつ、使い勝手のよいウエイト制御回路を提供する。 - 特許庁

Outputs of the comparators 204 are latched in D-FFs 206 in synchronism with the system clock.例文帳に追加

比較器２０４の出力は、システムクロックに同期してＤ−ＦＦ２０６でラッチされる。 - 特許庁

SELF-ADJUSTMENT CLOCK OF COMPUTER SYSTEM ADJUSTING IN RESPONSE TO THE CHANGE OF ENVIRONMENT例文帳に追加

環境の変化に応答して調整を行う、コンピュータ・システムにおける自己調整クロック - 特許庁

To provide a user interface device that is used with a base system supplying a clock signal to the user interface.例文帳に追加

クロック信号を供給するベースシステムと共に使用するユーザーインターフェース装置。 - 特許庁

METHOD AND SYSTEM FOR SYNCHRONIZING A PLURALITY OF EQUIPMENT HAVING INDEPENDENT CLOCK SOURCE, AND COMPUTER PROGRAM例文帳に追加

独立したクロック源を備えた複数の機器の同期方法、同期システム及びコンピュータプログラム - 特許庁

Thus, the total capacity of the clock system can be reduced so as to suppress the power consumption.例文帳に追加

これにより、クロック系の総容量を減らすことができ、消費電力が抑えられる。 - 特許庁

To improve communication response in changing the frequency of a system clock signal.例文帳に追加

システムクロック信号の周波数を切り換えた場合の通信応答性を向上させること。 - 特許庁

To detect also failure which is caused by delay failure of a clock supply system in a scanning test.例文帳に追加

スキャンテストにおいてクロック供給系の遅延故障に起因する故障も検出する。 - 特許庁

CIRCUIT FOR GENERATING SYSTEM CLOCK SIGNAL FOR DRIVING DISPLAY DEVICE, AND DISPLAY DEVICE USING THE SAME CIRCUIT例文帳に追加

表示装置駆動用システムクロック信号生成回路及び同回路を用いた表示装置 - 特許庁

CLOCK SIGNAL GENERATING SYSTEM USING WOBBLE SIGNAL AND DATA REPRODUCING APPARATUS EMPLOYING THE SAME例文帳に追加

ウォッブル信号を用いたクロック信号生成装置及びそれを用いたデータ再生装置 - 特許庁

Additionally, the electronic circuit system includes a clock generator 112 connected to the charge pump driver.例文帳に追加

電子回路システムは、電荷ポンプドライバに接続されたクロック生成器１１２をさらに具備する。 - 特許庁

SYSTEM AND METHOD FOR MAINTAINING LOCK OF PHASE LOCK LOOP FEEDBACK DURING STOP OF CLOCK例文帳に追加

クロックの停止中に位相ロック・ループ・フィードバックのロックを維持するためのシステム及び方法 - 特許庁

This signal stops supplying a system operation clock CKi and a power-source voltage.例文帳に追加

この信号により、システム動作クロックＣＫｉ、ならびに電源電圧の供給が停止する。 - 特許庁

SYSTEM AND METHOD OF REMOVING SKEW OF SYNCHRONIZING CLOCK IN VERY LARGE SCALE INTEGRATED CIRCUIT例文帳に追加

超大規模集積回路における同期クロックのスキューを除去するシステム及び方法 - 特許庁

ADAPTIVE MEDIUM SPEED DRIVING UNIT, TIMING REFERENCE SERVO SYSTEM AND TRACKING CLOCK GENERATING METHOD例文帳に追加

適応媒体速度駆動ユニット、タイミング基準サ—ボシステムおよび追尾クロック発生方法 - 特許庁

These time stamps can be registers to be incremented by a system clock based on a time value.例文帳に追加

これらのタイム・スタンプは時刻値にもとづいた、システム・クロックにより増分されるレジスタでよい。 - 特許庁

An annular network system is provided with nodes which are each equipped with a data transfer unit and a clock selection unit.例文帳に追加

リング型ネットワークシステムの各ノードは、データ転送部およびクロック選択部を有している。 - 特許庁

METHOD AND SYSTEM FOR DETECTING DATA SPEED FOR MULTI- SPEED EMBEDDED CLOCK SERIES RECEIVER例文帳に追加

マルチスピード組み込み式クロックシリアル受信機のためのデータ速度検出の方法およびシステム - 特許庁

To evade the situation that a clock system can not supply clocks even for a short time.例文帳に追加

クロックシステムが短時間でもクロックを供給できなくなることを回避できるようにする。 - 特許庁