「System Clock」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

To provide an AV system provided with an alarm clock function much higher than a common alarm clock in an alarming capability.例文帳に追加

目覚しとしての能力が一般的な目覚し時計と比べて数段高い目覚し機能を備えたＡＶ装置を提供する。 - 特許庁

To provide a method for clock control amount operation enabling the operation of a clock control amount without imposing a large load to software processing when regenerating a system clock on a receiving side from a PCR (program clock reference) value.例文帳に追加

ＰＣＲから受信側のシステムクロックを再生するに当たり、ソフトウェア処理に大きな負荷をかけることなくクロック制御量の演算処理を実行することが可能なクロック制御量演算方法を提供する。 - 特許庁

The clock rate of a data clock used for data communication between connecting devices is made independent of and asynchronous with the clock rate of a system clock used for data processing in the own apparatus and an enable generating section arbitrates the two clocks.例文帳に追加

接続装置間のデータ通信に使用するデータクロックと、自装置内のデータ処理において使用するシステムクロックとを、そのクロックレートにおいて独立・非同期させ、２つのクロックの調停は、イネーブル生成部により行う。 - 特許庁

Thus, it is not required to reproduce the system clock synchronizing with the PCR.例文帳に追加

これにより、ＰＣＲに同期したシステムクロックを再生する必要はなくなる。 - 特許庁

The CPU 31, the oscillator 35 and the frequency-dividing circuit 34 clock system time.例文帳に追加

ＣＰＵ３１、オシレータ３５及び分周回路３４は、システム時刻を計時する。 - 特許庁

METHOD AND DEVICE FOR DETERMINING CLOCK TIMING ERROR IN MULTI-CARRIER TRANSMISSION SYSTEM例文帳に追加

マルチキャリア伝送システムにおけるクロックタイミング誤差を判定する方法および装置 - 特許庁

To reduce the current consumption of a clock signal generating oscillation circuit in an LSI system.例文帳に追加

LSI システムのクロック信号発生用発振回路の消費電流を低減する。 - 特許庁

DEVICE AND METHOD FOR REGENERATING RESET AND CLOCK, AND HIGH SPEED DIGITAL SYSTEM例文帳に追加

リセット及びクロックを再生成する装置とその方法、及び高速デジタルシステム - 特許庁

SYNCHRONIZING SYSTEM, SYNCHRONIZING SIGNAL TRANSMITTING APPARATUS, CLOCK SUPPLYING APPARATUS, AND SYNCHRONIZING METHOD例文帳に追加

同期用システム、同期信号送信装置、クロック供給装置、及び同期方法 - 特許庁

ALARM SOUND SETTING SYSTEM, ALARM CLOCK, AND ALARM SOUND DATA PROVIDING SERVER例文帳に追加

目覚まし音設定システム、目覚まし時計、並びに、目覚まし音データ提供サーバ - 特許庁

To easily and exactly adjust a clock skew between devices in a communication system.例文帳に追加

通信システム内の装置間のクロック・スキューを簡単かつ正確に調整する。 - 特許庁

A video decoder 403 decoding a video stream is supplied with a STC (system time clock).例文帳に追加

ビデオストリームをデコードするビデオデコーダ４０３に対して、ＳＴＣを供給する。 - 特許庁

To easily perform clock synchronization on a transmission side and a reception side in a streaming system.例文帳に追加

ストリーミングシステムで送信側と受信側とでクロック同期を容易に取ること。 - 特許庁

WIRELESS TRANSMITTING DEVICE, WIRELESS RECEIVING DEVICE, CLOCK SYNCHRONIZATION METHOD, AND WIRELESS COMMUNICATION SYSTEM例文帳に追加

無線送信装置、無線受信装置、クロック同期方法および無線通信システム - 特許庁

CHARGE PUMP CIRCUIT, CHARGE PUMP APPARATUS, PLL CIRCUIT, DLL CIRCUIT, AND CLOCK DATA RECOVERY SYSTEM例文帳に追加

チャージポンプ回路、チャージポンプ装置、ＰＬＬ回路、ＤＬＬ回路、クロックデータリカバリシステム - 特許庁

REPORTER ASSAY SYSTEM OF CIRCADIAN RHYTHM CONTROL MECHANISM BY DNA METHYLATION OF CLOCK GENE例文帳に追加

時計遺伝子のＤＮＡメチル化による概日リズム制御機構のレポーターアッセイ系 - 特許庁

To obtain a 2nd clock with sufficient S/N regardless of the restriction of S/N of a noise floor by a clock generation system which inputs a 1st clock, generates a 2nd clock of frequency in specific-ratio relation with the frequency of the 1st clock, and uses PLL circuits.例文帳に追加

第１クロックを入力とし、この第１クロックの周波数と所定比の関係にある周波数の第２クロックを発生する、ＰＬＬ回路を用いたクロック生成システムにおいて、ノイズフロアのＳ／Ｎの制限に関わらず、十分なＳ／Ｎの第２クロックを得ること。 - 特許庁

To provide a clock-distributing circuit for normally controlling system switching, even at the time of detecting an abnormality accompanied by transient change that a cable to which a clock signal is supplied is pulled out and a clock switching system, to which this clock-distributing circuit is applied.例文帳に追加

例えばクロック信号が供給されるケーブルが抜けるという過渡的な変化をともなう異常を検出した場合であっても系切替を正常に制御することができるクロック分配回路およびこれを適用したクロック切替システムを提供する。 - 特許庁

The sound source system is provided individually with a clock generator 84 which generates a system clock SCK to be supplied to a CPU 30 etc., through an internal bus 20 and a clock generator 85 which generates a clock ACK for waveform synthesis to be supplied to a waveform synthesizer 72 of a sound source accelerator 70.例文帳に追加

内部バス２０を介してＣＰＵ３０等へ供給するシステムクロックＳＣＫを生成するクロック発生部８４と、音源アクセラレータ７０の波形合成器７２に与える波形合成用クロックＡＣＫを生成するクロック発生部８５とを別個に設ける。 - 特許庁

To solve the problem that a clock distributor circuit using a DLL needs to take a DLL lock time every time the operating clock frequency is switched in a system using a plurality of operation clock signals, and this deteriorates the system performance.例文帳に追加

ＤＬＬを用いたクロック分配回路の場合、動作クロック周波数が一種類でないシステムにおいては、動作クロック周波数切り替えごとにＤＬＬロック時間が必要であり、システムのパフォーマンスが低下する。 - 特許庁

Then, the frequency dividing circuit becomes operable just before the rising of the system clock signal SCK after the reset signal/RST becomes "H", and a frequency division clock signal DCK is synchronized with the system clock signal SCK.例文帳に追加

従って、リセット信号／ＲＳＴが“Ｈ”となった後、システムクロック信号ＳＣＫの立ち上がりの直前に分周回路が動作可能となり、分周クロック信号ＤＣＫはシステムクロック信号ＳＣＫに同期する。 - 特許庁

The clock distribution device 106 (107) executes the monitor of the interruption by supplying the system clock 102 multiplied by (n) by a multiplier 129 to an interruption detecting circuit 124 and by making the length of a half cycle of the system clock 132 as a reference.例文帳に追加

クロック分配装置１０６（１０７）は、逓倍器１２９でシステムクロック１０２をｎ逓倍したものを断検出回路１２４に供給してシステムクロック１３２の半周期の長さを基準として断の監視を行う。 - 特許庁

To use a PLL output clock for a system clock in a digital audio system by using a frame synchronizing signal generated resulting from extracting a header part in a serial data input for a reference signal so as to generate the PLL output clock with less jitter.例文帳に追加

デジタルオーディオシステムにおいて、シリアルデータ入力中のヘッダ部分を抽出して生成したフレーム同期信号を参照信号としてジッタの少ないＰＬＬ出力クロックを生成し、システムクロックとして使用する。 - 特許庁

To provide a system clock supply device in which an in-use clock and a standby system clock are matched in phase with each other together with a wiring delay amount between back boards and a variation amount of buffer delay due to temperature variation and voltage variation.例文帳に追加

運用系および待機系システムクロックの位相を、バックボード間の配線遅延量、温度変化および電圧変動に起因するバッファ遅延の変化量を含め一致させたシステムクロック供給装置を提供する。 - 特許庁

The bus system minimizing clock-data skew includes a clock line segment for transmitting clock and a clock line segment for receiving clock, these segments are joined to each other by a turnaround at one end, one or a plurality of synchronous memory devices can be joined to such bus system.例文帳に追加

クロック・データ・スキューを最小限に抑えるバス・システムには、送信クロック用のクロック線セグメントと、受信クロック用のクロック線セグメントとが含まれ、それらのセグメントは、一端にある折返し部によって相互に結合されており、そのようなバス・システムに、上記の同期メモリ装置は、１または複数を結合できる。 - 特許庁

The network synchronization device 113 sends clock paths 141, 142 of the clock CL3 respectively to network synchronization devices 112, 114 and sends an E system selection signal to select an E system transmission line as an active system of the clock path to the network synchronization device 112.例文帳に追加

網同期装置１１３はクロックＣＬ３のクロックパス１４１、１４２をそれぞれ網同期装置１１２、１１４に送出すると共に、網同期装置１１２にクロックパスの運用系としてＥ系伝送路を選択するＥ系選択信号を送出する。 - 特許庁

To make a buffer memory (conventionally required) unnecessary in a data transfer interface, to easily apply a clock generator as an operating clock in the system, and to enhance system performance in the case of using a spread spectrum clock for operations of the respective circuit parts in a system.例文帳に追加

スペクトル拡散クロックをシステム内の各回路部の動作に用いる際にデータ転送インタフェースにおいてバッファメモリ（従来必要とした）を不要にし、容易にシステム内の動作クロックとして適用でき、システムの高パフォーマンス化を可能にする。 - 特許庁

A microcomputer (1) includes a clock generator (2) configured as a clock supply source, functional modules operated in sync with a clock signal CLK, level sense type sequence circuits (12-14) which are contained in the functional modules and configured as clock supply destinations, a clock supply system (11) which propagates the clock signal to the level sense type sequence circuits, etc.例文帳に追加

マイクロコンピュータ（１）は、クロック供給元とされるクロック発生回路（２）と、クロック信号ＣＬＫに同期動作する機能モジュールと、機能モジュールに含まれ、クロック供給先とされるレベルセンス型順序回路（１２〜１４）と、クロック信号をレベルセンス型順序回路に伝播するクロック供給系（１１）等とを備える。 - 特許庁

A CKE latch clock control signal generation circuit 30 generates CKE latch clock control signals cke-x for controlling the activation and inactivation of CKE latch clock signals based on the internal clock activation signals cke-c, the latch signals cke1, the system clock signals CLK and the clock activation signals CKE.例文帳に追加

ＣＫＥラッチクロック制御信号生成回路３０は、内部クロック活性化信号ｃｋｅ＿ｃおよびラッチ信号ｃｋｅ１と、システムクロック信号ＣＬＫおよびクロック活性化信号ＣＫＥとに基づいて、ＣＫＥラッチクロック信号の活性化および非活性化を制御するＣＫＥラッチクロック制御信号ｃｋｅ＿ｘを生成する。 - 特許庁

The device for supplying a clock is composed by including: a wandering/jitter removal filter 41 installed between an N-system clock reception part 22 and an N-system MTIE measurement part 31; and a wandering removal filter 42 installed between an E-system clock reception part 23 and an E-system MTIE measurement part 32.例文帳に追加

本発明のクロック供給装置においては、Ｎ系クロック受信部２２とＮ系ＭＴＩＥ計測部３１との間に設置されるワンダ・ジッタ除去フィルタ４１と、Ｅ系クロック受信部２３とＥ系ＭＴＩＥ計測部３２との間に設置されるワンダ除去フィルタ４２と、を有して構成される。 - 特許庁

An intermittent reception control unit 100 activates a system clock generating section 200, when it is in normal operation and stops the system clock generating section 200 when it is in a sleep state.例文帳に追加

間欠受信制御ユニット１００は、通常動作状態のときはシステムクロック生成部２００を動作させ、スリープ状態のときはシステムクロック生成部２００を停止する。 - 特許庁

The system clock is generated by a fixed frequency, and decoding processing of encoded data obtained by encoding time series data is carried out according to this system clock.例文帳に追加

固定の周波数によるシステムクロックを生成するようにし、このシステムクロックに従って、時系列データを符号化した符号化データのデコード処理が実行されるようにしている。 - 特許庁

EXTENDED-DSL SYSTEM, MODULATOR/DEMODULATOR AND REFERENCE CLOCK TRANSMISSION METHOD USED THEREIN例文帳に追加

ｘＤＳＬシステム、変復調装置及びそれらに用いる基準クロック伝送方法 - 特許庁

To reduce power consumption of a arithmatic processing system using clock signal control.例文帳に追加

クロック信号の制御を利用した演算処理システムの消費電力を低減する。 - 特許庁

SYSTEM AND METHOD FOR ADJUSTING PHASE OF SAMPLING CLOCK AND RECORDING MEDIUM例文帳に追加

サンプリングクロック位相調整システム、サンプリングクロック位相調整方法および記録媒体 - 特許庁

Only an oscillator 107 for clock signal generation for the NTSC system is included.例文帳に追加

ＮＴＳＣ方式対応のクロック信号発生用の発振器１０７のみ備える。 - 特許庁

To achieve a frequency variable clock generation system of low jitter by using a delay circuit.例文帳に追加

延回路を用いて低ジッタの周波数可変クロック生成システムを実現する。 - 特許庁

The present time information is detected from a clock part 12 by a system CPU part 11.例文帳に追加

システムＣＰＵ部１１は、時計部１２から現在の時刻情報を検出する。 - 特許庁

DIGITAL BROADCASTING RECORDING/REPRODUCING APPARATUS AND METHOD FOR CONTROLLING OSCILLATION OF REPRODUCING SYSTEM CLOCK例文帳に追加

デジタル放送記録再生装置および再生用システムクロックの発振制御方法 - 特許庁

The counter 5 is reset when the logical outputs are mismatched and counts the synchronous system clock again.例文帳に追加

カウンタ５は不一致となった時にリセットされ再び同期系クロックを計数する。 - 特許庁

PERFORMANCE MONITOR FOR DISTRIBUTED SYSTEM UTILIZING SYNCHRONOUS CLOCK AND DISTRIBUTED EVENT LOG例文帳に追加

同期クロック及び分散事象ログを利用した分散システムにおけるパフォーマンス・モニタ - 特許庁

An RTC's Epoch has nothing to do with the POSIX Epoch which is only used for the system clock. 例文帳に追加

RTC の紀元は、システムクロックでのみ使用されるPOSIX の紀元とは何の関係もない。 - JM

DEVICE AND ITS METHOD FOR SWITCHING AMONG VARIOUS CLOCK SOURCES IN DATA PROCESSING SYSTEM例文帳に追加

データ処理システム内の種々のクロック源間を切り替える装置およびその方法 - 特許庁

By a receiver, the adaptive equalizer and the timing restoration device are independently operated and the convergence of the clock of the reception system to the clock of the transmission system is accelerated.例文帳に追加

受信装置によって、適応イコライザ及びタイミング復元装置が独立して動作し、送信システムのクロックに対する受信システムのクロックの収束性が促進される。 - 特許庁

To provide a digital television transmission system provided with a data pulse and transmission clock pulse recovery circuit that recovers a data pulse and a transmission clock pulse from a serial data pulse stream.例文帳に追加

シリアルデータパルスストリームから、データパルス及び伝送クロックパルスを回復させる回路付きのデジタルテレビ伝送システムを提供する。 - 特許庁