「System Clock」に関連した英語例文の一覧と使い方(43ページ目) - Weblio英語例文検索

A system simulation device for simulating LSI device operations comprises the cycle simulation means for simulating functional modules constituting LSI on clock signal cycles, and the simulation means for simulating functions of functional modules constituting the LSI if the functional modules satisfy driving conditions.例文帳に追加

ＬＳＩを構成する機能モジュールを複数クロック信号サイクルでシミュレーションするサイクルシミュレーション手段と機能モジュールへの入力を仮定して、実行される前に仮シミュレーションする手段を備え、仮実行された結果を後ほど用いることで、実シミュレーションを高速に行うことで、容易にシミュレーション速度を向上させる。 - 特許庁

In the medium synchronization system, a synchronization data decoding means 114 decides the command execution time from the synchronization data start time and the command execution time recorded in the synchronization data by referring to an internal clock 112, decodes the command kind recorded in the synchronization data 22, and transmits the command information to medium synchronization command execution means 12-1 to 12-n.例文帳に追加

同期データ解読手段１１４は内部時計１１２を参照し、同期データに記録されている同期データ開始時刻、コマンド実行時間から、コマンド実行時刻を判定し、同期データ２２に記録されているコマンド種別を解読し、コマンド情報をメディア同期コマンド実行手段１２−１〜１２−ｎに送信する。 - 特許庁

To provide a method for sharing a device allowing a specific device equipped with a data I/O line, a reset line, a clock line and the like to be respectively independently accessible by two CPU systems without using a separate switching logic or an additional circuit, in a plurality of CPU systems each equipped with a CPU, and a system therefor.例文帳に追加

各々のＣＰＵを備える複数のＣＰＵシステムにおいて、データＩ/Ｏライン、リセットライン及びクロックラインなどを備える特定のデバイスを別のスイッチングロジックや追加の回路無しに２つのＣＰＵシステムでそれぞれ独立してアクセスできるようにするデバイスの共有方法及び装置を提供する。 - 特許庁

To provide a signal transmission system which can be released from constraints of a setup/hold time at a receiver side without the need for a complicated synchronization circuit such as a PLL circuit for a logic circuit at the receiver side when a logic data signal synchronized with a clock signal is transmitted from one logic circuit to the other between the two logic circuits.例文帳に追加

２つの論理回路間で、一方から他方へクロック信号に同期した論理データ信号を伝送する場合に、受信側の論理回路に、ＰＬＬ回路のような複雑な同期回路を必要とすることなく、受信側のセットアップ／ホールド時間の制約から逃れることができる信号伝送システムを提供する。 - 特許庁

A maximum path delay reproducing circuit 4, including a circuit structure capable of reproducing a delay time equivalent of a maximum path delay time in an internal circuit 3 and/or a CPU 2 and operated by a system clock signal from a PLL circuit 1, which delays a prescribed signal by the circuit structure, is mounted on a chip.例文帳に追加

内部回路３および／またはＣＰＵ２での最大パス遅延時間と同等な遅延時間を再現可能であってＰＬＬ回路１からのシステムクロック信号によって動作する回路構造を含み、所定の信号を前記回路構造によって遅延させる最大パス遅延再現回路４をチップに搭載する。 - 特許庁

The color signal modulating apparatus of the NTSC system consists of a clock timing changing circuit 11 to burst-lock a phase each line deviated by 90 degrees, and of a phase axis rotation circuits 22a and 22b to achieve a phase axis rotation calculation, whereby the conversion of the phase axis of a burst signal is achieved.例文帳に追加

ＮＴＳＣ方式のカラー信号復調装置に、ラインごとに位相が９０度ずつ変移した状態でバーストロックさせるクロックタイミング変更回路１１を設けるとともに、位相軸回転演算を行うための位相軸回転回路２２ａ、２２ｂを設けて、バースト信号の位相軸の変換を可能にする。 - 特許庁

As a number-of-interface deciding device 100, information obtaining units 112-118 for respectively obtaining data directional characteristic information J2, clock information J4 showing frequency of the system operation, verification mode information J6 per each verification item, and access information J8 related to the time when inputting/outputting the data are provided.例文帳に追加

インタフェース数決定装置１００ として、データ方向性情報Ｊ２、システム動作の周波数を示すクロック情報Ｊ４、検証項目ごとの検証モード情報Ｊ６、データの入出力が行なわれている時刻に関するアクセス情報Ｊ８をそれそれ取得する情報取得部１１２ 〜１１８ を設ける。 - 特許庁

The operated button in any out of the plural click buttons is easily confirmed, and the trouble in the switch system of the click button is discriminated clearly from that in the computer side, by providing a click sound generating means for generating clock sounds different respectively in their tone qualities when the left and right click buttons of a mouse device are pressed.例文帳に追加

マウス装置の左、右クリックボタンを押下した際に、それぞれ異なる音質のクリック音を発生するクリック音発生手段を筐体内に設けることにより、複数のクリックボタンのいずれを操作したのか容易に確認することができ、また、故障がクリックボタンのスイッチ系にあるのか、コンピュータ側にあるのかを明確にできる。 - 特許庁

When the temporal fluctuations caused by time inversion or skip occurrence is detected from reference time information from a reference clock 22 by a time-managing device 21, before the correction of system time, that time fluctuation information is reported from the time managing device 21 to plural pieces of terminal equipment PS1-2 to PSN-2.例文帳に追加

時刻管理装置２１にて基準時計２２からの基準時刻情報から時刻逆転もしくは飛び越し発生による時刻変動を検出すると、その時刻変動情報は、システム時刻の較正前に、時刻管理装置２１から複数の端末装置ＰＳ１−２〜ＰＳＮ−２に通知される。 - 特許庁

A cogeneration system 1 is equipped with a cogeneration device unit 3, which consists of the cogeneration device 30, auxiliary equipment 73, 83, and a real-time clock 38 for controlling an operation of both 30 and 73, 83; the remote controller 10 which operates an action of the cogeneration unit 3 by remote controlling; and an adjusting part 22.例文帳に追加

コージェネレーションシステム１は、熱電併給装置３０と、補助機器７３、８３と、この両者３０、７３、８３の稼働を管理するリアルタイムクロック３８と、を有する熱電併給装置ユニット３と、熱電併給装置ユニット３の動作を遠隔操作する遠隔操作器１０と、調整部２２とを備える。 - 特許庁

Thus, on the basis of this, STC (present time information) generated on the basis of the system clock and time information (PTS) transmitted from the side of an encoder to designate the output timing of the time series data, the output timing of the time series data to be demodulated is made to synchronize with an output timing designated by PTS.例文帳に追加

そのうえで、システムクロックに基づいて生成されたＳＴＣ（現在時刻情報）と、符号化装置側から伝送されて時系列データの出力タイミングを指定する時刻情報（ＰＴＳ）とに基づいて、復調される時系列データの出力タイミングが、ＰＴＳの指定する出力タイミングに同期させるように構成する。 - 特許庁

In a magnetic disk system, operation clock frequencies of buffer-lock and the other of a magnetic disk device are made different for each SCSI ID, frequency bands of the noise radiation from the magnetic disk are made different for each magnetic disk device, and the device is constituted so that the superimposed noise does not reach a high level even if radiated.例文帳に追加

磁気ディスクシステムにおいて、磁気ディスク装置のバッファクロックその他の動作クロック周波数を、ＳＣＳＩ ＩＤ毎に、異なった周波数として、磁気ディスク装置から発生する放射ノイズの周波数帯域を、磁気ディスク装置毎に異なるようにし、放射ノイズが重畳されても高いレベルとならないようにする。 - 特許庁

The timing generator 15 comprises an imaging rate control signal generator 13 for generating an imaging rate control signal synchronizing with a prescribed system clock from an imaging rate target value set signal, and an electronic shutter compatible device 14 for converting a rotary shutter aperture angle set signal to generate an electronic shutter control signal.例文帳に追加

そして、前記タイミングジェネレータ１５は、撮像レート目標値設定信号から所定のシステムクロックに同期した撮像レート制御信号を生成する撮像レート制御信号生成器１３と、ロータリシャッタ開口角設定信号を変換して電子シャッタ制御信号を生成する電子シャッタ互換器１４とを具備している。 - 特許庁

In a circuit for generating a random number in a shift register 40 operating by clock CLK output from a VCC (voltage controlled oscillator) 30 and an XOR gate 42 by an M system, control voltage S11 of a regulator 10 in which not only power supply voltage VDD and operating temperature but also current consumption of a load circuit 20 change output voltage Vout is used as an input of the VCO 30.例文帳に追加

VCO３０から出力されるクロックCLKで動作するシフトレジスタ４０とXORゲート４２でＭ系列により乱数生成する回路において、電源電圧VDD、動作温度だけでなく、負荷回路２０の消費電流でも出力電圧Voutが変化するレギュレータ１０の制御電圧Ｓ１１をVCO３０の入力としている。 - 特許庁

In a system, in which a plurality of CPU cards 1 to 4 are mounted, cell diagnosing parts 121 to 124 of the respective CPU cards 1 to 4 generate a clock (definer signal) of a k-hold cycle, and the CPU card 1 transmits data '1' in a prescribed cycle, to make the generated definer signals synchronize among inter-cell control parts 121 to 124.例文帳に追加

複数のＣＰＵカード１〜４を搭載するシステムにおいて、各ＣＰＵカード１〜４のセル診断部１２１〜１２４でｋ倍周期のクロック（デファイナ信号）を生成し、この生成したデファイナ信号をセル間制御部１２１〜１２４の相互間で同期させるために、ＣＰＵカード１から所定の周期でデータ”１”を送信する。 - 特許庁

The preprocessing utilizes synchronization of the common system clock, synchronization of channel decoding according to a different channel protocol matching the interfaces of the different types, and synchronization to form a sample word which is stored in an intermediate storage device for supplying the sample word to central arithmetic processing from a PCM bit stream.例文帳に追加

このプリプロセスは、共通のシステムクロックに対する同期、異なるタイプのインタフェースに符合する異なるチャネルプロトコルに従うチャネルデコードに対する同期、及び該ＰＣＭビットストリームから、これよりサンプルワードが中央演算処理に供給される中間的な記憶装置に記憶されるサンプルワードを形成するように同期を利用する。 - 特許庁

To acquire accurate observation waveform data by using an internal clock in a device itself and an inexpensive AD converter without requiring a highly accurate clocking system, and to provide characteristic rocking information caused by the ground, a building, a structure or the like, including facial rocking information not only at an observation point but also in the periphery.例文帳に追加

高精度の計時システムを必要とせず、装置自身の内部時計と安価なＡＤ変換器を用いて精度よい観測波形データを取得でき、観測点のみでなく周辺の面的な揺れ情報も含めて、地盤や建物、構造物などに起因する特徴的な揺れ情報を提供できるようにする。 - 特許庁

The JTAG test system includes a test data collection section 3 for collecting test data in synchronization with a clock with a TAP controller, and a JTAG analysis software processing section, and has a TAP state analysis processing section for performing TAP state analysis between the TAP controller 1 and the collection section 3.例文帳に追加

TAPコントローラとクロックに同期してテストデータ収集を行うテストデータ収集部とＪＴＡＧ解析ソフトウェア処理実行部とを含むＪＴＡＧテストシステムであって、TAPコントローラとテストデータ収集部の間に、TAPステート解析をリアルタイムで実行するTAPステート解析処理部を設けたことを特徴とするもの。 - 特許庁

To provide a reservation time setting device and a system capable of executing, easily and surely, setting of a reservation time of a cooking domestic electric appliance, by providing a communication function in an appliance having an alarm time setting function such as an alarm clock, and connecting the appliance to the cooking domestic electric appliance having the same communication function.例文帳に追加

目覚まし時計のようなアラーム時刻設定機能を有する機器に通信機能を設け、同じく通信機能を有する調理家電機器と接続することにより、調理家電機器の予約時刻の設定を容易かつ確実に行うことができる予約時刻設定装置及びシステムを提供する。 - 特許庁

In switching a system clock frequency when switching the processing-contents of the electronic apparatus (camera 10), a main CPU 12 refers to the EEPROM 16 and controls the frequency of a pulse signal outputted from a triangular wave generation circuit 82 to switch the ON/OFF switching period (switching frequency) of power supply voltage.例文帳に追加

メインＣＰＵ１２は、電子機器（カメラ１０）の処理内容の切り換え時にシステムクロック周波数の切り換えられる際に、ＥＥＰＲＯＭ１６を参照して三角波発生回路８２から出力されるパルス信号の周波数を制御して電源電圧のオン／オフの切り換え周期（スイッチング周波数）を切り換える。 - 特許庁

A format signal transmitting clock CLK of each track is transmitted to a formatter system 15 from a pulse generator 13, and further a pit exposing data signal is transmitted to a control circuit 17 of short pit exposing beam intensity, then the short pit is formed by transmitting a pit forming signal to an optical modulator 3 from the circuit 17.例文帳に追加

パルスジェネレータ１３から各トラックのフォーマット信号送出クロックＣＬＫをフォーマッタシステム１５に送出し、さらに短ピット露光ビーム強度制御回路１７にピット露光データ信号を送出し、回路１７から光変調器３にピット形成信号を送出することにより、短ピットを形成する。 - 特許庁

Then, an up/down counter circuit 52 controls an output buffer size on the basis of the compared result of the voltage comparator circuit 51 synchronously with the system clock CK and in a specified operating state such as read, write or Nop activating an OE signal, an updating control register circuit 53 updates output buffer size data.例文帳に追加

そして、アップ／ダウンカウンタ回路５２は、システムクロックＣＫに同期して、電圧比較回路５１の比較結果に基づいて出力バッファサイズを制御し、更新制御レジスタ回路５３は、ＯＥ信号が活性化するリードやライトあるいはノップ（Ｎｏｐ）といったの特定のオペレーティング状態になると、出力バッファサイズデータを更新する。 - 特許庁

To provide a superposed signal transmitting apparatus transmitting signals of a plurality of different frequency bands, a superposed signal receiving apparatus surely and quickly receiving the signals of the plurality of different frequency bands and reporting the received signals, a communication system, a superposed signal transmitting method, and a radio-controlled clock apparatus.例文帳に追加

複数の異なる周波数帯域の信号を送信可能な重畳信号送信装置を提供するとともに、複数の異なる周波数帯域の信号を確実かつ迅速に受信して報知することができる重畳信号受信装置、通信システム、重畳信号伝送方法および電波時計装置を提供する。 - 特許庁

A semiconductor device is provided with a phase comparator 104 for comparing a reference clock CKin having the reference frequency and a synchronizing signal generated from the reference frequency, and a PLL circuit having a delay control system (102, 103, 105) for controlling delay of a synchronizing signal, responding to a compared result by the phase comparator 104.例文帳に追加

半導体装置は、基準周波数を有する基準クロックＣＫinと基準周波数から生成される同期信号とを比較する位相比較器１０４と、位相比較器１０４による比較結果に応答して同期信号の遅延を制御する遅延制御系（１０２、１０３、１０５）とを有するＰＬＬ回路を備える。 - 特許庁

A switching signal 35 is generated as a retiming switching signal 37, so as not to switch the systems by the rise or fall of these frequency dividing clocks 331 and 332 through a retiming circuit 36 and any one of first and second system frequency dividing clocks 331 and 332 is selected and outputted as an output clock 38.例文帳に追加

切替信号３５は、リタイミング回路３６によってこれら分周クロック３３_1、３３_2の立ち上がりあるいは立ち下がりで系が切り替わらないようなリタイミング切替信号３７として生成され、第１あるいは第２の系分周クロック３３_1、３３_2のいずれかを選択して、出力クロック３８として出力される。 - 特許庁

A frequency diffusion information generation circuit 90 is provided; sine waves are generated from phase error information and frequency diffusion information outputted from a digital LPF 8 by a second DTO 91 and a second DAC 92, and multiplied by an analog PLL 93; and thereby the clock generator capable of outputting clocks subjected to frequency diffusion from a clock output terminal 94, and consciously diffusing frequencies to suppress interference generated form high frequencies used by a system.例文帳に追加

周波数拡散情報発生回路９０を設け、第二のＤＴＯ９１と第二のＤＡＣ９２にてデジタルＬＰＦ８から出力される位相誤差情報と周波数拡散情報から正弦波を発生し、アナログＰＬＬ９３で逓倍することにより、クロック出力端子９４から周波数拡散されたクロックを出力することができ、システムが用いる高い周波数からでる妨害を抑制するために意識的に周波数を拡散できるクロック発生装置を得ることができる。 - 特許庁

Thus, the circuit can deal with a system capable of varying a system clock frequency.例文帳に追加

同期処理回路の水平基準データをクロック周波数によって可変できるようにし、水平基準周期データを固定値から可変データ設定回路を設け、クロック周波数と入力信号から基準周波数設定を行い、基準周波数とのクロックシフト量の設定から自動的に水平基準周期データを算出するモードと、直接ファンクションで水平基準周期データを設定するモードの２モードを回路に追加し、システムクロック周波数を可変できるシステムに対応可能とした。 - 特許庁

This system includes a step of calculating an oscillator skew value from the sample, a step of setting the micro steering rate value to be equal to the inverse of the calculated oscillator skew value, and a step of adjusting the physical clock value using the micro steering rate value and correcting a potential oscillator skew error occurring in an oscillator crystalline lens in the computing device.例文帳に追加

更に、このシステムは、サンプルから発振器スキュー値を計算するステップと、計算した発振器スキュー値の逆に等しく微細ステアリング・レート値を設定するステップと、微細ステアリング・レート値を利用して物理クロック値を調整し、コンピューティング・デバイスにおける発振器水晶体において生じる潜在的な発振器スキュー誤差を補正するステップと、を含む。 - 特許庁

To evade the machine locking of an image processing apparatus by inhibiting the execution of a prescribed operation accompanied by the transfer of image data under the condition that the transfer of the image data cannot be normally processed, in the image processing apparatus for transferring the image data within the apparatus by a clock synchronizing serial transfer system.例文帳に追加

クロック同期シリアル転送方式により装置内における画像データの転送が行われる画像処理装置であって，その画像データの転送を正常に処理し得ない状況下における画像データの転送を伴う既定動作の実行を禁止することにより当該画像処理装置のマシンロックを回避することのできる画像処理装置を提供すること。 - 特許庁

To accurately detect unlock that periodically occurs in a burst manner in a PLL circuit and to accurately determine a clock system to be a core of a digital signal circuit that can flexibly correspond even to a change in an ambient temperature and abnormality of a frequency to be reference of a carrier frequency of a radio part.例文帳に追加

解決しようとする課題は、ＰＬＬ回路において周期的及びバースト的に生じるアンロックの検出を正確に行い、また、周囲温度の変化にも柔軟に対応することができるディジタル信号回路の中核となるクロック系及び無線部の搬送周波数の基準となる周波数の異常を正確に判断することを可能にすることである。 - 特許庁

To prevent a health care system from erroneously setting the time and date of a clock used in the determination of the time and date for obtaining biological information or prevent the set time and date from shifting gradually; to correctly set the clocks of biological information acquisition means arranged in a plurality of locations in different time zones, so that the clocks are adjusted to the exact local dates and times.例文帳に追加

本発明は、健康管理システムにおいて、生体情報の取得日時の決定に用いられる時計の日時が誤って設定されたり次第にずれたりするのを防止すると共に、タイムゾーンが異なる複数の場所に配置された生体情報取得手段の時計を現地日時に正しく合わせることを課題とする。 - 特許庁

To provide a characteristic impedance measuring system and its measuring method which can input a step pulse from a step pulse generator to an object to be measured, and reduce the difference from the characteristic impedance of the object to be measured caused by a measuring frequency of the characteristic impedance measured by using a clock pulse generator and calculated.例文帳に追加

ステップパルスジェネレーターからステップパルスを被測定物に入射し、特性インピーダンスを測定する特性インピーダンス測定装置において、クロックパルスジェネレーターを用いて測定して算出した特性インピーダンスが、被測定物の特性インピーダンスとの測定周波数に起因する差異を減少できる、特性インピーダンス測定装置およびその測定方法を提供する。 - 特許庁

In an SiP which constitutes a processing system for portable telephone by mounting a microcomputer chip 2 flip-chip mounted on a main plane of a wiring substrate 5 and a memory chip 3 mounted on the rear side thereof in the same sealing body, pads CP1, CP2 for clock signal are arranged in both sides located mutually in the opposite side of the main plane of the microcomputer chip 2.例文帳に追加

配線基板５の主面上にフリップチップ実装されたマイコンチップ２と、その裏面上に搭載されたメモリチップ３とを同一封止体内に混載させて、携帯電話用の処理システムを構築したＳｉＰにおいて、マイコンチップ２の主面の互いに反対側に位置する両辺側に、クロック信号用のパッドＣＰ１，ＣＰ２を配置した。 - 特許庁

The semiconductor memory device that operates in synchronization with the system clock given from the outside, outputs a data strobe signal from a data strobe terminal at the execution of a read command, and outputs read data in synchronization with the data strobe signal is provided with a read preamble register that specifies the length of a read preamble outputted prior to an output of the read data.例文帳に追加

外部から与えられたシステムクロックに同期して動作し、リードコマンド実行時にデータストローブ信号をデータストローブ端子から出力すると共に、データストローブ信号に同期してリードデータを出力する半導体記憶装置であって、リードデータの出力に先立って出力するリードプリアンブルの長さを指定するリードプリアンブルレジスタを備える。 - 特許庁

In an optical signal receiving device, a switching controller selects a monitoring part as a connecting destination, based on bit rate information a5 corresponding to a transmission system classification sent from a frequency detector 5, and sends the connection control signal for operating the switching unit so that the selected monitoring part is connected to a clock, a data reproducer 3 in a performance monitoring circuit 6.例文帳に追加

パフォーマンスモニタ回路６では、切換制御部が、周波数検出回路５から送られてきた伝送方式種別に対応したビットレート情報ａ5に基づいて、接続先としてのモニタ部を選択し、選択されたモニタ部が、クロック・データ再生回路３と接続されるように、切換部を動作させるための接続制御信号を送る。 - 特許庁

In the VLIW system processor core having a function of restoring a compression instruction and executing it, at the processing stage of restoring the compression instruction, a part where NOP instruction is inserted is detected based on the instruction position information, and a decode circuit and an execution circuit corresponding to the part are made inactive by interrupting an operation clock, for example.例文帳に追加

圧縮命令を復元して実行する機能を有したＶＬＩＷ方式のプロセッサコアにおいて、圧縮命令を復元する処理ステージに命令位置情報に基づきＮＯＰ命令が挿入されていた箇所を検出して、その箇所に対応するデコード回路と実行回路とを例えば動作クロックを断つなどして非アクティブにするようにした。 - 特許庁

In the sleep mode, a comparator compares a current time counted by a clock section in the RTC with the return time set to the setting register, when they are coincident, the comparator causes an interruption signal to the CPU to release the CPU from the sleep mode and the low power mode is restored to the normal mode under the control of the system control section.例文帳に追加

スリープモードにおいては、ＲＴＣ内部における時計部が計時する現在時刻と設定レジスタに設定された復帰時刻とをコンパレータによって比較し、一致した場合に、コンパレータがＣＰＵに対して割り込み信号を発生せて、スリープモードを解除し、システム制御部の制御によって低電力モードから通常モードに復帰させる。 - 特許庁

In the charge control circuit, when a time preset in a clock IC6 is reached and an alarm interruption occurs, and a determination is made that the current system is not in charge mode and a secondary battery 1 has discharged about 20% of full charge amount, a new alarm time is set at a time of two hours later and then a switching is made to charge mode.例文帳に追加

充電制御回路において、予め時計ＩＣ６に設定された時刻に達してアラーム割り込みが発生した場合、現在のシステムが充電モードでなく、且つ二次電池１が満充電電荷量の２０％程度が放電されたと判断したとき、新たな時刻として２時間後の時刻にアラーム時刻をセットして充電モードに切り替わる。 - 特許庁

In case of a differential input system, a differential input circuit 16 fetches an EVEN data by a DFFN 32 at the timing of the fall of a clock signal, from an output signal (out) of a differential amplifier 30 to which a data signal input to a P-side input terminal 12 and a data signal input to an N-side input terminal 14 are input.例文帳に追加

差動入力方式の場合には、差動入力回路１６は、Ｐ側入力端子１２に入力されたデータ信号及びＮ側入力端子１４に入力されたデータ信号が入力される差動アンプ３０の出力信号ｏｕｔから、ＤＦＦＮ３２がクロック信号の立ち下がりのタイミングでＥＶＥＮデータを取り込む。 - 特許庁

In the timer interruption processing of the performance control board 51, by outputting the mode control signals to all drive ICs provided in each system and then sequentially outputting the gradation data and the shift clock synchronized with them to the drive circuits DG1-DG3 of the respective systems using separate signal lines, the lighting states of all lamps are specified.例文帳に追加

演出制御基板５１のタイマ割込み処理では、系列毎に設けられた全駆動ＩＣにモード制御信号を出力した後、各系列の駆動回路ＤＧ１〜ＤＧ３に、階調データとこれに同期するシフトクロックとを、別々の信号線を使用して順番に出力することで、全てのランプの点灯状態を指定する。 - 特許庁

The delay amount re-calculator 15 discriminates the number of steps of the delay signal which has passed at a half cycle of a system clock, based on the sent signal, calculates the delay amount based on a delay amount set value input by a user, and outputs the number of steps of the delay signal as the calculated delay amount to the selector 16.例文帳に追加

遅延量再計算部１５は、該送られてきた信号に基づいて、システムクロックの半周期で通過した遅延信号の段数を識別し、該識別した段数と、ユーザによって入力された遅延量設定値に基づいて遅延量を計算し、該計算した遅延量となる遅延信号の段数をセレクタ１６に出力する。 - 特許庁

In a differential signal transmission system which transmits and receives logical data by two positive and negative differential signals (VO+ and VO-), the two positive and negative differential signals have two large and small values (amplitude values exceeding VrefU and VrefD) as their amplitudes, and a clock signal CK and a data signal Data are multiplexed and are transmitted by a pair of signal lines.例文帳に追加

正負二つの差動信号（ＶＯ＋、ＶＯ−）によって論理データを送信し受信する差動信号伝送方式であって、正負二つの差動信号は、その振幅として大小の２値を有し（ＶｒｅｆＵとＶｒｅｆＤを超える振幅値）、クロック信号ＣＫとデータ信号Ｄａｔａとを多重して１つの信号線ペアで伝送する構成である。 - 特許庁

A cellular phone 100 comprises a GPS receiving function section 29 for measuring the period until a GPS signal reaches an antenna 28 from a GPS satellite, and a cellular phone function section 1 having a function of performing communication processing via a cellular phone network and network-synchronizing a system clock signal 10 used in the communication processing to the cellular phone network.例文帳に追加

携帯型電話機１００は、ＧＰＳ信号がＧＰＳ衛星からアンテナ２８に到達するまでの時間を計測するＧＰＳ受信機能部２９と、携帯電話網を介して通信処理を行うとともに、該通信処理で用いるシステムクロック信号１０を携帯電話網に網同期させる機能を有する携帯電話機能部１とを備える。 - 特許庁

In the image transmission system 10 having a transmitter 11 for converting a parallel image signal from the outside into a serial image signal and outputting the serial image signal and a receiver 12 for receiving the serial image signal from the transmitter 11, converting the serial image signal into a parallel image signal and outputting the parallel image signal to the outside, the receiver 12 is provided with a means for generating a clock signal.例文帳に追加

外部からのパラレル画像信号をシリアル画像信号に変換し、出力するトランスミッタ１１と、トランスミッタ１１からのシリアル画像信号を受信し、そのシリアル画像信号をパラレル画像信号へ変換し、外部へ出力するレシーバ１２を有する画像伝送システム１０において、レシーバ１２にクロック信号を生成する手段を備える。 - 特許庁

To specify an occurrence cause of an abnormality by monitoring a generated output at a power supply side by using a reservoir-type hot-water supply device or the like having a system that contains a clock and is constantly operated, and by monitoring each power by arranging a power measuring instrument that measures power at an electronic apparatus or the like in each place in home.例文帳に追加

本発明は、時計を内蔵して常に運転を行っているシステムを持つ貯湯式給湯装置等を利用することにより、電源側の発電電力、および家庭内各所の電子機器等における電力を測定する電力測定器を設けることで、それぞれの電力を監視し、異常の発生原因を特定することを可能にする。 - 特許庁