「System Clock」に関連した英語例文の一覧と使い方(38ページ目) - Weblio英語例文検索

To use ones between two control signals and two supervisory signals superimposed upon a clock signal for high-speed data transmission and to use the others for low-speed data transmission about a control/supervisory signal transmission system.例文帳に追加

本発明は、制御・監視信号伝送システムに関し、クロック信号に重畳した２つの制御信号及び２つの監視信号の一方を高速データの伝送に用い他方を低速データの伝送に用いることを目的とする。 - 特許庁

Transmission data is multiplexed at a rate faster than a system clock, and a timing pulse Txclk for multiplexing and a multiplexed signal Txdata are transferred from a transmission chip 100 to a reception chip 150, respectively, through communication by inductive coupling.例文帳に追加

送信データをシステムクロックよりも高速に多重化して、その多重化のためのタイミングパルスＴxclkと多重化信号Ｔxdataとを、それぞれ誘導結合による通信によって送信チップ１００から受信チップ１５０に転送する。 - 特許庁

In one mode M1 of this system, during the playback of moving image data, a CPU 1 supplies time base control signals according to the tempo clock expressing tempo of performed music from tempo-detecting mechanisms TC, TM to a time base control section 71.例文帳に追加

このシステムの或るモードＭ１では、動画データ再生中、ＣＰＵ１は、テンポ検出機構ＴＣ，ＴＭからの演奏音楽の演奏テンポを表わすテンポクロックに応じた時間軸制御信号を時間軸制御部７１に供給する。 - 特許庁

To provide a receiver, a transmission system, and a reception method that achieves clock reproduction with less jitter with a simple circuit configuration even at a high-speed data transmission rate in amplitude-directional multilevel-modulation communication.例文帳に追加

振幅方向の多値変調通信において、高速なデータ伝送速度であっても、ジッタの少ないクロック再生を簡単な回路構成で実現することが可能な受信装置、伝送システム、および受信方法を提供する。 - 特許庁

Each of a supply path of a power voltage to a flip-flop group 11, a supply path to a clock transmission system circuit 12, and a supply path to a combination circuit 13 is branched as a different power line.例文帳に追加

フリップフロップ群１１への電源電圧の供給経路、クロック伝達系回路１２への電源電圧の供給経路、および組み合わせ回路１３への電源電圧の供給経路の各々が、異なる電源線として分かれている。 - 特許庁

To provide an imaging system capable of displaying a color bar or the like on a monitor even when no camera head is connected to a CCU so as to control the CCU and eliminating the need for phase management of frequency division clock between a patient and a secondary circuit.例文帳に追加

カメラヘッドがＣＣＵに接続されていない場合でも、モニタ上にカラーバーなどの表示ができ、ＣＣＵを制御することが可能になるとともに、患者、２次回路間で、分周クロックの位相管理の必要がない。 - 特許庁

To realize a system to suppress a synchronization error to be caused during time synchronization processing due to a load of a communication route to be connected among computers when time of a built-in clock of each computer is synchronized among a plurality of computers.例文帳に追加

複数の計算機間で各計算機が内蔵する時計の時刻を同期させる場合に、計算機間を接続する通信経路の負荷によって時刻同期処理中に発生する同期誤差を抑制する方式を実現する。 - 特許庁

To provide a digital portable telephone system which stops the supply of power to multiple circuits as much as possible in a prescribed period when data are not transmitted/received and which can supply a symbol clock signal by the same phase as a previous one.例文帳に追加

データの送受信を行わない所定期間内に、できる限り多くの回路に対して電源供給を停止し、その再開の際には、シンボルクロック信号を前と同じ位相で供給できるデジタル携帯電話装置を提供する。 - 特許庁

The apparatus control system possesses a clock part for clocking present time in a controller 1, and the control contents of controlling apparatuses L_1 to L_4 differ in accordance with the present time when a batch switch 20 is operated.例文帳に追加

機器制御システムは、現在時刻を計時する時計部をコントロール装置１に有し、一括スイッチ２０が操作されたときの現在時刻に従って被制御機器Ｌ_１〜Ｌ_４の制御内容が異なるように構成されている。 - 特許庁

When the reproduction of the preceding VOBU is finished, the stream separation section 107 changes a value of a system clock STC (ST 705) and restarts the data write of the VOBU next to the preceding VOMU and succeeding VOBUs to each elementary buffer.例文帳に追加

前記先行ＶＯＢＵの再生が終了すると、ストリーム分離部１０７はシステムの時計ＳＴＣの値を変更する（ＳＴ７０５）と共に、前記各エレメンタリバッファへの前記後続ＶＯＢＵ以降のデータ書込みを再開する。 - 特許庁

An AND circuit 307 ANDs an output of the comparator circuit 306 and a slice detection result of the detection circuit 301 and masks an enable signal indicating a valid/invalid signal, on the basis of a system clock according to the result.例文帳に追加

ＡＮＤ回路３０７で、比較回路３０６の出力と検出回路３０１のスライス検出結果との論理積がとられ、その結果に基づき、システムクロックに基づき信号の有効／無効を指示するイネーブル信号をマスクする。 - 特許庁

A controller and timing generator 40 selects an image signal from the first imaging optical system and stops the operation of the second image sensor 14 and a clock driver 15 or interrupts a power supply when a zoom position is within a first zoom range.例文帳に追加

コントローラ及びタイミングジェネレータ４０は、ズーム位置が第１ズーム範囲にある場合、第１撮像光学系からの画像信号を選択するとともに第２イメージセンサ１４及びクロックドライバ１５の動作あるいは電源をＯＦＦとする。 - 特許庁

To provide a frequency modulator which can provide images free from a color drift due to frequency modulation on the basis of a noise reduction system by modulating the frequency of an image clock by a prescribed fluctuation amount.例文帳に追加

画像クロックの周波数を所定の揺らぎ量で変調させることによりノイズ低減を行う方式を前提とし、周波数変調による色ずれのない画像を提供することができる周波数変調装置を提供する。 - 特許庁

To provide a timing control apparatus for a dual mode or multimode wireless communication apparatus, which prevents duplicate reception operations between wireless communication systems without the need for time conversion between the wireless communication systems whose system clock frequencies differ from each other.例文帳に追加

システムクロック周波数が異なる無線通信システム間の時刻変換を行うことなく、無線通信システム間における受信動作の重複を防止できる、デュアルモード乃至マルチモード無線通信装置のタイミング制御装置を提供する。 - 特許庁

The serial communication system 1 includes a first device 2 and a second device 3 and the first device 2 and the second device 3 start mutual communication on the basis of a serial clock generated by the second device 3.例文帳に追加

本発明のシリアル通信システム１は、第１のデバイス２と第２のデバイス３とを有し、第１のデバイス２と第２のデバイス３とは、第２のデバイス３が生成したシリアルクロックに基づいて、相互通信を開始するシリアル通信システムである。 - 特許庁

To provide a data transmission system, a data transmission method, a data transmission apparatus, and a data reception apparatus which can maintain synchronization of transmission and reception even when the transmission apparatus, the reception apparatus and a transmission path are not operating with the same clock.例文帳に追加

送信装置、受信装置及び伝送路が同一クロックで動作していない場合においても、送受信の同期を保つことのできるデータ伝送システム、及びデータ伝送方法、データ送信装置、データ受信装置を提供する。 - 特許庁

Continuous transfer of a plurality of data types is made possible by one system of transfer path by providing a clock signal for synchronizing the timing for transferring the data on the transmitting side/receiving side and a sync signal for identifying the minimum data transfer unit.例文帳に追加

送信側・受信側でデータを転送するタイミングの同期を取るクロック信号と、最小データ転送単位を識別する為のシンク信号を設けることで、一系統の転送経路で、複数のデータ種の連続転送を可能とする。 - 特許庁

To allow long time use by a relatively low capacity of battery in a wrist watch side, and inexpensive manufacturing, in a time piece system capable of enhancing precision of the usual electronic wrist watch by combining a radio-controlled type table clock.例文帳に追加

電波修正型置き時計と組み合わせて通常の電子腕時計の高精度化を図るようにした時計システムにおいて、腕時計側の比較的低容量バッテリによる長時間使用、並びに、低コスト製造を可能とすること。 - 特許庁

To provide a data broadcast transmitter, receiver, a transmission method and a reception method that can transmit firing of an event message at an NPT(normal play time) used for data broadcast near a discontinuity point, at which a current STC(system time clock) returns to zero.例文帳に追加

データ放送で使用されているＮＰＴについて、現在のＳＴＣが零に戻る不連続点付近で、イベントメッセージを発火することができるデータ放送送信装置、受信装置、送信方法、及び受信方法を提供すること。 - 特許庁

The present invention is applied to a transmitting device which transmits video data by using a transmission system which transmits video data in units of predetermined bits from a source-side device to a sink-side device in synchronism with a pixel clock by using individual transmission lines by color data.例文帳に追加

所定ビット単位の映像データを、画素クロックに同期して、色データ毎に個別の伝送ラインを使用して、ソース側装置からシンク側装置に伝送する伝送方式を利用して映像データを伝送するものに適用される。 - 特許庁

This clock adjusting system 2 receives a standard radio wave under a stop condition of the AV-related equipment by a tuner 21 via an antenna 3, by outputting frequency information of a long wave of standard radio wave from a control part 22 to the tuner 21.例文帳に追加

時計アジャスト装置２は、ＡＶ関連機器１の停止状態時に、制御部２２からチューナ２１に長波標準電波の周波数情報を出力することにより、アンテナ３を介してチューナ２１で標準電波を受信する。 - 特許庁

In the write-in timing system reduced in skewness, a signal on a write-in data line for a memory circuit and a signal on a write-in column selecting line are clocked at an edge which is opposite to a clock signal.例文帳に追加

メモリ回路のための書込みデータ・ライン上の信号と書込み列選択ライン上の信号とがクロック信号の反対のエッジでクロックされるようになっている、スキューが削減された書込みタイミング方式が開示されている。 - 特許庁

For the serial communication system 10, a power supply transmitter 20 provided with a DC power source and a plurality of transmitters/receivers 30 not provided with a power source are connected by a clock pair signal line 40 and a sync pair signal line 50.例文帳に追加

シリアル通信システム１０は、直流電源が設けられた電源供給送信機２０と、電源を具えていない複数の送・受信機３０，３０を、クロックペア信号線４０とシンクペア信号線５０で接続したものである。 - 特許庁

To provide a semiconductor device, a solid-state imaging element and a camera system, in which an oscillation frequency caused by the parasitic inductance and the capacitance of a bypass capacitor 2 can be changed, the amplification of noise can be prevented, and the jitter of clock can be suppressed.例文帳に追加

寄生インダクタンスとバイパスキャパシタ２のキャパシタンスに起因する発振周波数を変更可能で、ノイズの増幅を防止でき、クロックのジッタを抑えることが可能な半導体装置、固体撮像素子、およびカメラシステムを提供する。 - 特許庁

To provide a system and method allowing a slave unit to avoid potential energy dissipation that might result from that the slave unit remains in a reception mode over a sufficient time period in consideration of the clock drift under the worst condition.例文帳に追加

最悪条件のクロックドリフトを考慮して十分な時間にわたって受信モードのままでいることによって生じる可能性がある潜在的なエネルギー散逸を、スレーブ装置が回避できるようになるシステムおよび方法を提供する。 - 特許庁

To provide a method for making brightness on a tubular surface uniform without generating an S shape distortion by performing lineality correction of a reverse S shape distortion caused by using excessive S shape correction through the use of a signal system by clock modulation.例文帳に追加

過度のS字補正を用いることによって生じた逆のS字歪みを、クロック変調による信号系でリニアリティー補正することにより、S字歪みを生じずに、管面の明るさを均一化する方法を提供するものである。 - 特許庁

To provide a semiconductor device with a multiplexer which converts data to be input parallelly to high-rate series data without using a high-frequency clock, and to provide a method of controlling the semiconductor device and a data processing system using the semiconductor device.例文帳に追加

高い周波数のクロックを用いずに並列に入力させるデータを高レートの直列データに変換するマルチブレクサを備えた半導体装置、その制御方法、その半導体装置を用いたデータ処理システムを提供する。 - 特許庁

The system performing the program recording method is constituted of a microcomputer 1, an IC 2 for clock and a processing block 4 provided with a disk-like recording device (digital information recording medium) 3 controlled by the microcomputer 1 as shows in the diagram 1.例文帳に追加

図１に示すように、番組の記録方法を実行するシステムは、マイコン１と、時計用ＩＣ２と、マイコン１に制御される円盤型記録装置（デジタル情報記録媒体）３を備えた処理ブロック４とから概略構成される。 - 特許庁

The data recording/reproducing system is provided with a computer 13 for generating the periodic light by modulating light by a drive signal wherein a signal synchronized with the frequency of the reproduction clock is superimposed, a DSP (digital signal processor) 49, and an LD driver 17.例文帳に追加

光を再生クロックの周波数に同期した信号が重畳された駆動信号により変調して周期光を生成するコンピュータ１３、ＤＳＰ（デジタルシグナルプロセッサ）４９、およびＬＤドライバ１７を備えている。 - 特許庁

A system controller 28 is provided with a stop watch function for counting time elapsed from the point of time of reference on the basis of date information outputted from a clock circuit 30 and recording the elapsed time at the time of image pickup together with the subject images.例文帳に追加

システムコントローラ２８は、時計回路３０から出力される日時情報に基づいて基準時点からの経過時間を計時し、撮像時の経過時間をその被写体像と共に記録するストップウォッチ機能を備える。 - 特許庁

To prevent a clock frequency of the total system including a circuit for obtaining roots of quadratic polynomial on finite body from being delayed corresponding to the operational delay of the circuit by shortening an apparent operational delay time.例文帳に追加

有限体上の二次多項式求根回路において、見掛け上の動作遅延時間を短くすることにより、該回路を含むシステム全体のクロック周波数が求根回路の動作遅延時間に従って遅延されるのを防ぐ。 - 特許庁

To provide a device of controlling a color liquid crystal display for outputting a video of the same size by a smaller clock number by modifying an input interface system to enhance efficiency of data transmission; and to provide a control method therefor.例文帳に追加

入力インターフェース方式を変更することでデータ伝送の効率性を高めると共に、少ないクロック数で同じ大きさの映像を出力できるカラー液晶表示装置の制御装置、及び制御方法を提供する。 - 特許庁

A data processing system has the processor 46 for generating a control signal for controlling additional circuits such as a clock generator 4 and a voltage controller 6, and operates to support a desired control level of the processor.例文帳に追加

クロック発生器４や電圧制御器６のような追加の回路を制御するための制御信号を発生するプロセッサ４６を有し、プロセッサの所望の制御レベルを維持するように動作するデータ処理システムが有している。 - 特許庁

To provide a system for generation of synchronizing signals PIPA, PIPB and clock signals CLK_outA and CLK_outB by slave stations SA, SB connected to a master station SM over a packet switching network.例文帳に追加

本発明は、パケットスイッチングネットワークを介してマスタステーションＳＭへ接続されているスレーブステーションＳＡ、ＳＢによる同期信号ＰＩＰＡ、ＰＩＰＢ及びクロック信号ＣＬＫ＿ｏｕｔＡ、ＣＬＫ＿ｏｕｔＢの生成のためのシステムに関する。 - 特許庁

This sheet computer is configured by mounting a display circuit and a peripheral circuit connected to the display circuit on the same substrate, and the peripheral circuit is configured as an asynchronous system in which no global clock is necessary.例文帳に追加

本発明のシートコンピュータは、ディスプレイ回路と、前記ディスプレイ回路に接続する周辺回路を同一基板上に実装したものであり、前記周辺回路はグローバルクロックを不要とする非同期システムとして構成されている。 - 特許庁

In a latch/predecoder section 3a, which is a row system address access circuit, a row address strobe signal/RAS is latched synchronously with a clock signal CLKi by an internal RAS generating circuit 13 and a row address strobe signal/RASi is outputted.例文帳に追加

ロウ系アドレスアクセス回路であるラッチ／プリデコーダ部３ａにおいて、ロウアドレスストローブ信号／ＲＡＳは、内部ＲＡＳ発生回路１３によりクロック信号ＣＬＫｉに同期してラッチされ、ロウアドレスストローブ信号／ＲＡＳｉを出力する。 - 特許庁

Furthermore, the system comprises a means (101) for supplying a variable operating voltage to the performing means and means (104) for dynamically varying the frequency of the clock signal responsive to observed changes in the variable operating voltage.例文帳に追加

システムはさらに、その実行手段に変動する動作電圧を供給するための手段(101)と、その変動する動作電圧の観察された変化に応答してクロック信号の周波数を動的に変更するための手段(104)を備える。 - 特許庁

The synchronizer includes a controller (212) for controlling the first multiplexer to output data from selected ones of the flip-flops based on the third clock, thereby generating output data to be provided to the second system.例文帳に追加

同期装置は第３のクロックに基づいて第１のマルチプレクサを制御し、前記フリップフロップのうちの選択されたフリップフロップからデータを出力することにより、第２のシステムへ供給される出力データを生成する制御装置(212)を含む。 - 特許庁

Also the diaphragm 10 functions as the vibrator of an oscillation circuit 71 and with a vibration waveform outputted from this oscillation circuit 71 as the clock signal, a waveform shaping circuit 42 controls the controlled system such as a rubber 113.例文帳に追加

また、振動板１０は、発振回路７１の振動子として機能し、この発振回路７１から出力される振動波形をクロック信号として、波形整形回路４２が方向舵１１３等の制御対象を制御する。 - 特許庁

The multiplexer alternatively selects one between the two input signals according to a switch signal CLOCK_-SEL given from the outside and inputs the selected input signal as a system clock SCLK to communicate with the outside to an external interface part 11.例文帳に追加

マルチプレクサは、外部から与えられる切替信号ＣＬＯＣＫ＿ＳＥＬにより、２つの入力信号のうち一方を択一的に選択し、外部と通信をするためのシステムクロックＳＣＬＫとして、外部インタフェース部１１に入力される。 - 特許庁

The non-contact medium 1 acts at an adjacent type mode, satisfying a requirement of a high security and high speed communication by acting a body at a high-speed action clock and operating a CPU 31 at usage time in the adjacent type system.例文帳に追加

非接触媒体１は近接型システムでの使用時には、本体を高速の動作クロックで動作させるとともにＣＰＵ３１を作動させて、高セキュリティ、高速通信の要求を満足させる近接型モードで動作する。 - 特許庁

A chip select signal the inverse of CS, a write enable signal the inverse of WE and a write data signal DIN which are outputted from the outside in the same manner are synchronized with the system clock signal CLK so as to be inputted to the respective latches 81 to 83 inside the latch circuit 8.例文帳に追加

同じく外部から入力されるチップセレクト信号／ＣＳ、ライトイネーブル信号／ＷＥ、書き込みデータＤＩＮは、システムクロック信号ＣＬＫに同期してラッチ回路８の各々のラッチ８１〜８３に入力される。 - 特許庁

A second transmitting-receiving processor 25 executes a signal output process in the second communication system at a second rate corresponding to the second clock CK2, and a receiving process of signals inputted at the second rate or a third rate, i.e., an inter multiple of the second rate.例文帳に追加

第２送受信処理部２５は、第２クロックＣＫ２に対応する第２レートによる信号出力処理および第２レートまたはその整数倍の第３レートで入力される信号の受信処理を第２通信方式で行う。 - 特許庁

After the transfer of the inspection data, the result of inspection data received by an input terminal D is held according to the data input signal of a system clock fetching terminal SYS and then is re-transferred to be outputted from the LSI.例文帳に追加

検査データの転送後、入力端子Ｄに受けた検査結果データがシステムクロック入力端子ＳＹＳのデータ取り込み信号に応じて保持され、この検査結果データが再び転送されてＬＳＩから出力される。 - 特許庁

This allows oscillation of the VCO 6 to terminate when the reference clock signal 1 is decided to be in a stand-by state, which enables to lower power consumption of all registers constituting cyclic circuit inside the system.例文帳に追加

これより基準クロック信号１が停止しスタンバイ状態に入ったと判別されるとＶＣＯ６の発振が停止するため、システムの内部の周期回路を構成しているすべてのレジスタにおける消費電力の低減が可能となる。 - 特許庁