「System Clock」に関連した英語例文の一覧と使い方(42ページ目) - Weblio英語例文検索

The demodulator can directly detect a UW on the basis of a synchronizing timing, without the use of an AP gate because the demodulator detects directly unique word synchronously with a head of a time slot of a TDMA system, by using a synchronizing trigger synchronously with the clock in a received signal in the normal synchronizing state.例文帳に追加

通常同期状態では受信信号中のクロックに同期した同期トリガを用いることで、直接、ＴＤＭＡ方式のタイムスロットの先頭に同期させてユニークワードの検出を行うようにしたため、ＡＰゲートを用いず、同期タイミングをもとに直接ＵＷ検出を行える。 - 特許庁

The present time information is calculated by a time management section 14, using frame receiving time information stored in a storage section based on the time information received by a GPS (Global Positioning System) receiving section 12, frame information, frame number circumference time information, and time information created by a clock 13.例文帳に追加

ＧＰＳ受信部１２が受信した時刻情報に基づいて記憶部に記憶されたフレーム受信時刻情報、フレーム情報、フレーム番号周回時間情報、及びクロック１３が生成している時刻情報を用いて、現在時刻情報を時刻管理部１４によって算出する。 - 特許庁

To provide a noise avoidance device that can completely avoid all points of beat disturbance when plural points of beat disturbance exists, and also completely avoid beat disturbance caused by a harmonic noise when the cause to the beat disturbance results from the harmonic noise produced by a clock signal of a system.例文帳に追加

ビート妨害のポイントが複数あったとき、どのポイントも完全に妨害を回避することができ、ビート妨害の原因が、あるシステムのクロックが発生する高調波ノイズにあったとき、その原因となる高調波ノイズによるビート妨害を完全に回避することができるノイズ回避装置の提供。 - 特許庁

The vehicle charging system configured for charging an on-vehicle battery MB using a commercial power source 8 includes: a charger 42 for charging the battery MB; and a control device 30 for controlling the charger 42 on the basis of charge completion clock time set by a user.例文帳に追加

商用電源８から車載のバッテリＭＢを充電できるように構成された車両の充電システムは、バッテリＭＢを充電する充電器４２と、ユーザにより設定された充電終了時刻に基づいて充電器４２を制御する制御装置３０とを備える。 - 特許庁

To provide an audio signal transmission unit which is capable of rightly transmitting audio signals even if the preamble timing of a connected opponent unit is synchronous with either the rise or fall of a word clock in a system of transmitting digital audio data by the use of a biphase mark modulation method.例文帳に追加

バイフェーズマーク変調手段を用いてデジタルオーディオデータを伝送するシステムにおいて、接続する相手装置のプリアンブルタイミングがワードクロックの立ち上り・立下りのどちらに同期したタイミングで動作していても、オーディオ信号を正しく伝送することができる装置を提供すること。 - 特許庁

To provide a method for easily measuring frequency distribution of jitters of digital data signals transmitted by serial communication, without requiring a clock signal for specifying a reference time, and forming system configuration for the measurement to be low in cost and high in versatility.例文帳に追加

シリアル通信により伝送されるデジタルデータ信号のジッタの度数分布を、基準時刻を規定するクロック信号を必要とすることなく手軽に計測することができ、その計測のためのシステム構成を安価で汎用性の高いものとすることができる方法を提供する。 - 特許庁

To provide a control/monitor signal transmission system that superimposes first and second control signals and a monitor signal on a clock signal, uses the one for transmission of high-speed data, the other for transmission of low speed data and properly decides the cycle of the transmission.例文帳に追加

本発明は、制御・監視信号伝送システムに関し、クロック信号に第１及び第２の制御信号及び監視信号とを重畳し、一方を高速データの伝送に用い他方を低速データの伝送に用いその伝送のサイクルを適切に定めることを目的とする。 - 特許庁

The application management system includes a clock unit which outputs periodically a plurality of consecutive predetermined time signals, a count unit which calculates an execution number by which application is executed between two received continuous time signals, a storage unit which stores an age table, and a processing unit.例文帳に追加

アプリケーション管理システムであって、複数の連続する所定の時間信号を周期的に出力するクロック・ユニットと、受信した２つの連続する時間信号の間でアプリケーションが実行される実行回数を計算するカウント・ユニットと、エイジテーブルを格納する記憶ユニットと、処理ユニットと、を具備する。 - 特許庁

When transmitting a source video signal to a display output signal processing system, the same transmission clock is used for HD and SD and a frame reference signal is inserted at a data position a predetermined number of clocks before a field effective data starting position within a frame of transmission data.例文帳に追加

表示出力信号処理系にソース映像信号を伝送するのにあたり、ＨＤとＳＤとで同じ伝送クロックを用い、伝送データのフレーム内におけるフィールド有効データの開始位置から所定クロック数だけ前方となるデータ位置に対して、フレーム基準信号を挿入する。 - 特許庁

To provide a processing system capable of transmitting data at a further high speed through a bus between a peripheral device and a processor without reducing the clock frequency of the according to the peripheral device having a low-speed storage device, and an access control circuit and method therefor to the storage device.例文帳に追加

低速な記憶装置を有する周辺装置に合わせてバスのクロック周波数を低下させることなく、周辺装置と処理装置とがバスを介してより高速にデータを伝送できる処理システム、および記憶装置に対するアクセス制御回路とその方法を提供する。 - 特許庁

Consequently, even when the limit of the clock frequency for display data synchronization is exceeded because of the number of display units 7 connected in the lateral direction, the number of video distribution units 2 to be added can be minimized and the cost can greatly be reduced as compared with a conventional video display system.例文帳に追加

これにより、横方向に接続する表示ユニット７の数により表示データ同期用のクロック周波数の制限が超えた場合でも、映像分配ユニット２を追加する個数を最小限に抑えることができ、従来の映像表示システムよりも大幅なコストダウンが図れる。 - 特許庁

When the position of a user having a GPS(global positioning system) receiver and the initial estimated value of a clock error are set (step S11), the GPS receiver sets the parameter value indicating the state of its own device (step S12), acquires the observation data of all visible GPS satellites (step S13), and evaluates a Lagrangian factor term (step S14).例文帳に追加

ＧＰＳ受信装置を所有したユーザの位置及びクロック誤差の初期推定値が設定されると（ステップＳ１１）、自装置の状態を示すパラメータ値を設定し（ステップＳ１２）、可視ＧＰＳ衛星全ての観測データを取得し（ステップＳ１３）、ラグランジュ要素項の評価を行なう（ステップＳ１４）。 - 特許庁

To accomplish a base station system in which a sending time for a radio wave of an illegal frequency or a radio wave of an excessive output can be suppressed to a minimum by suppressing a transmission output from a radio transmitting/receiving section immediately when a frequency variation of a reproduction clock signal occurs in the radio transmitting/receiving section.例文帳に追加

無線送受信部において、再生クロック信号の周波数変動が発生した場合に、直ちに無線送受信部の発信出力を抑え、違法周波数の電波や過大出力の電波の送出時間を最小限に抑えることが可能な基地局システムの実現を目的とする。 - 特許庁

The slave device is switched to a pause state from an active state when it is detected that no data transmission has been made for a proscribed length of time between the master and the slave, and also the slave device in the pause state returns to the active state from the pause state by receiving at least a system clock signal.例文帳に追加

マスターとスレーブ間で、所定時間以上データ伝送が行われないことを検出して当該スレーブデバイスがアクティブ状態から休止状態に移行するとともに、休止状態にあるスレーブデバイスは、少なくともシステムクロック信号を受けて、休止状態からアクティブ状態に復帰する。 - 特許庁

To reduce leakage of an interference signal to the frequency band of a transmission signal for communication of DCS1800 and PCS1900 caused by the higher harmonic wave of a system reference clock pulse output signal to be supplied to a baseband LSI from the digital interface of a semiconductor integrated circuit for RF communication.例文帳に追加

ＲＦ通信用半導体集積回路のディジタルインターフェースからベースバンドＬＳＩに供給されるシステム基準クロックパルス出力信号の高調波によるＤＣＳ１８００とＰＣＳ１９００の通信用送信信号の周波数帯域への妨害信号の漏れ込みを低減すること。 - 特許庁

In a camera system for a digital still camera or the like, when a setting value is externally designated and entered to a setting section 18 by e.g. a microcomputer in a camera signal processing circuit 14, a counter 17 counts a reference clock where a count period in response to the setting value is selected to be one period.例文帳に追加

デジタルスチルカメラなどのカメラシステムにおいて、そのカメラ信号処理回路１４では、外部から例えばマイコンによって設定部１８に設定値が指定入力されると、カウンタ１７がその設定値に応じたカウント周期を１周期として基準クロックをカウントする。 - 特許庁

In the mobile communication system, a master time server 1 for acquiring the GPS time from a GPS satellite 2 and generating a reference clock and a slave time server 4 connected with the master time server 1 by an exclusive line such as an optical fiber are prepared, and the slave time server 4 is provided together in an RNC 3.例文帳に追加

移動通信システムではＧＰＳ衛星２からのＧＰＳ時刻を取得して基準クロックを生成するマスタタイムサーバ１と、マスタタイムサーバ１との間が光ファイバのような専用線で接続されたスレーブタイムサーバ４とを用意し、ＲＮＣ３にスレーブタイムサーバ４を併設する。 - 特許庁

In the simulation, a given time Δt is divided by N in which (leak rate of main buffer/system clock frequency)×N (N: integer) is an integer, and the remainder R is carried over to a next operation, so that a present leak data amount of a main buffer is integer-calculated based on the quotient composed of an integer.例文帳に追加

シミュレーションでは、（メインバッファのリークレート／システムクロック周波数）×Ｎ（Ｎは整数）が整数となるＮで、所定時間Δｔを除算した余りＲを次回の演算に持ちこすことで、整数からなる商に基づき現在のメインバッファのリークデータ量を整数演算する。 - 特許庁

To solve the problems that large wobble noise is generated in the potential of power source lines and grounding lines and the layout area of a horizontal driving system is increased and electric power consumption is increased by providing a display device with a phase adjustment circuit for performing phase matching of horizontal clock pulses HCK and HCKX.例文帳に追加

水平クロックパルスＨＣＫ，ＨＣＫＸの位相合わせを行うための位相調整回路を設けることで、電源ライン、接地ラインの電位に揺れノイズが大きく発生し、また水平駆動系のレイアウト面積も大きくなるとともに消費電力も増大する。 - 特許庁

To provide an event detecting circuit which makes it possible to observe a desired state by obtaining the execution timing of one of instructions with previously set addresses and generating an interruption for debugging for a pipeline system processor on which instructions are executed with one clock.例文帳に追加

１クロックで複数命令が実行されるパイプライン方式のプロセッサにおいて、予め設定されたアドレスで複数の命令のいずれかの命令の実行タイミングをとらえてデバッグ用割込みを発生させ所望の状態を観測可能とするイベント検出回路の提供。 - 特許庁

When CI (Configuration Information) which is added to the encoded frame and shows a form of encoding is correctly received (step 41e), and when STC (System Time Clock) being a reference synchronizing signal of the decoding/reproducing device is reset (step 41g), received PTS is judged to be correct.例文帳に追加

符号化されたフレームに付加され、その符号化の形式を表すＣＩ（Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｉｎｆｏｒｍａｔｉｏｎ）を正しく受信した際（ステップ４１ｅ）、及び、復号再生装置の基準同期信号であるＳＴＣ（Ｓｙｓｔｅｍ Ｔｉｍｅ Ｃｌｏｃｋ）のリセットが行われる際（ステップ４１ｇ）には、受信したＰＴＳは正しいと判断する。 - 特許庁

In this system, a multiplying rate of the second PLL 123 for generating a clock signal to the high-speed operation part is changed to make an operation frequency for the high-speed operation part such as a CPU 60, a high-speed bus 70 and an SDRAM 140 in a inspection processing time get higher than that in a usual operation time.例文帳に追加

検査処理時には、ＣＰＵ６０、高速バス７０、及びＳＤＲＡＭ１４０等の高速動作部の動作周波数が通常動作時の動作周波数よりも高くなるように、高速動作部に対するクロック信号を生成する第２ＰＬＬ１２３の逓倍率を変更する。 - 特許庁

To provide a remote supervision and control system provided with a means for modifying internal clocks of a plurality of slave station devices which are connected by a communication line network in which a data residence time sequentially changes, have the internal clocks and are scattered with reference to a master station master clock and synchronizing the internal clocks of the slave station devices.例文帳に追加

データ滞留時間が逐次変化する通信回線網により接続され内部時計を持ち散在する複数の子局装置の内部時計を親局マスタ時計を参照して修正し、子局装置の内部時計を同期させる手段を備えた遠隔監視制御システムを提供する。 - 特許庁

To modulate a radiation light beam is such a manner that the pixel clock of a raster output scanning system (ROS) executed pixel arrangement along a scanning line by calculating the pixel frequency shift so as to correct the nonlinearity of the scanning line in the ROS.例文帳に追加

ラスタ出力走査（ＲＯＳ）システムにおける走査線の非線形性を補正するようにピクセル・クロック周波数偏移を計算することによってラスタ出力走査（ＲＯＳ）システムのピクセル・クロックが走査線に沿ってピクセル配置を行うように放射光ビームを変調させる。 - 特許庁

Thus, the frequency F2 determined by the second variable resistor 122 is made to be the center part of a frequency, and the frequency F1 determined by the first variable resistor 121 is made to be a variation, and the frequency obtained by synthesizing both of them is outputted from the VCO part 101 as the system clock.例文帳に追加

これによって、第２の可変抵抗器１２２によって決まる周波数Ｆ２が周波数の中心部分となり、第１の可変抵抗器１２１に決まる周波数Ｆ１が変動分となって両者を合成した周波数がＶＣＯ部１０１からシステムクロックとして出力される。 - 特許庁

When a CPU detects abnormalities of the crank signal system, a selector switch 111 is switched and controlled so that the ignition and injection angle counter 112 may be used as a free run counter to be operated by a time clock, and a control signal for controlling the engine is generated on the basis of a value of the counter.例文帳に追加

ＣＰＵはクランク信号系の異常を検出すると、点火・噴射用角度カウンタ１１２を時間クロックで動作するフリーランカウンタとして用いるべく切替スイッチ１１１を切り替え制御し、このカウンタの値に従ってエンジンを制御するための制御信号を発生する。 - 特許庁

The ferromagnetic memory is connected to an A/D conversion circuit for converting an analog signal outputted from a sensor to a digital signal as a memory for preserving obtained measured data, the writing or reading of measured data with respect to the memory is performed directly by the logic circuit synchronized with a system clock.例文帳に追加

センサから出力されるアナログ信号をデジタル信号に変換するためのＡ／Ｄ変換回路に、得られた計測データを保存するためのメモリとして強誘電体メモリを接続し、該メモリに対する計測データの書込み又は読出しをシステムクロックと同期したロジック回路によりダイレクトに行う。 - 特許庁

A composite machine counts the number (n) of packets that a communication interface receives irrelevantly to whether the received packets are addressed to itself (S130), and sets the value of the least significant digit bit of a system clock to a random number constituting a seed when the number of received packets reaches a threshold (S160).例文帳に追加

複合機は、通信インタフェースが受信したパケットが自装置宛のパケットであるか否かに拘らず、受信パケットの数ｎをカウントし（Ｓ１３０）、受信パケット数が閾値に達したときのシステムクロックの最小位ビットの値を、シードを構成する乱数に設定する（Ｓ１６０）。 - 特許庁

By means of providing this compensation and the required clock synchronization, the new system can achieve rates up to 64,000 bits-per-second and has broad utility in several active areas including wideband audio transmission, video transmission, networking, facsimile transmission, and remote computer access.例文帳に追加

この補償と必要とされるクロックの同期を可能にするための手段により、新しいシステムは６４，０００ｂｐｓまでの速度を達成することができ、広帯域のオーディオ送信、ビデオ送信、ネットワーキング、フアクシミリ送信およびリモート・コンプュータ・アクセスを含むいくつかの活発な領域に広範な用途を持つ。 - 特許庁

A memory controller gives consideration to a system clock frequency and an internal delay time of the semiconductor memory device, and by optimally setting the read preamble length, can perform data transmission at high speed and without missing head data even though the read data output start timing of the semiconductor memory device is varied.例文帳に追加

メモリコントローラは、システムクロック周波数と半導体記憶装置の内部遅延時間を考慮して、リードプリアンブル長を最適に設定することにより、半導体記憶装置のリードデータ出力開始タイミングがばらついても先頭データを逃すことがなく、かつ、高速にデータ伝送を行うことができる。 - 特許庁

This system is provided with a frequency dividing function part 2 for frequency-dividing a clock source 1, a reference address generation part 3 for generating and outputting a random address by address start signals 6 from the frequency dividing function part 2 and a reference data storage memory part 4 for providing the frequency dividing function part 2 with a frequency division numerical value 8.例文帳に追加

クロック源１を分周する分周機能部２と、分周機能部２からのアドレス開始信号６にてランダムアドレスを生成出力する参照アドレス生成部３と、分周機能部２へ分周数値８を提供する参照データ格納メモリ部４を有している。 - 特許庁

To secure sufficient margin for these time and to shorten an access time without increasing chip size even in an internal access time when various input signals are inputted in a system clock with the prescribed setup and hold time.例文帳に追加

システムクロックに対し、各種入力信号をある所定のセットアップおよびホールド時間をもって入力する場合にこれらの時間に対し十分なマージンを確保するとともに内部アクセス時間においてもチップサイズの増大を招くことなくアクセス時間の高速化を可能とする。 - 特許庁

A communication controller 19 automatically transmits information of the storage device 17 to a user device control system 24 of a service base 23 from a PHS terminal 22 by mail software 20 and a modem 21 at time decided by a clock timer 15 or by a transmission requesting trigger from an external part.例文帳に追加

通信コントローラ１９は、記憶装置１７の情報を、時計タイマー１８で決められた時刻、または、外部からの送信依頼トリガーによって、メールソフト２０とモデム２１によりＰＨＳ端末２２から、自動的にサービス拠点２３のユーザ装置管理システム２４に送信する。 - 特許庁

Jump destination information at the time of changing an angle is described in the navigation pack, cell reproduction information specifying a reproduction order is described in program chain information, and a STC discontinuous flag indicating necessary/unnecessary of reset of a system time clock is described in cell category of cell reproduction information.例文帳に追加

ナビゲーション・パックには、アングル変更時における飛び先情報が記述され、プログラム・チェーン情報には、再生順序を特定するセル再生情報が記述され、セル再生情報のセル・カテゴリーには、システム・タイム・クロックの再設定の要否を示すＳＴＣ不連続フラグが記載される。 - 特許庁

The LAN board is selectively supplied with a DC power obtained by a voltage adjustment of the DC power generated by the photovoltaic generation system or a DC power to which the AC power supplied by the system has been converted by using an AC/DC converter 32; and comprises an address management part, a memory, a clock part, and an operation part to provide a server function.例文帳に追加

そして、ＬＡＮボード２１が組み込み可能に構成され、このＬＡＮボードは、太陽光発電システムの発電した直流電力を電圧調整した直流電力または、系統からの交流電力をＡＣ／ＤＣ変換器３２で変換した直流電力が選択的に供給されるとともに、アドレス管理部、メモリー、時計部および演算部を具備してサーバ機能を備えている。 - 特許庁

The three digital delay devices among the digital delay devices receive three convolutional bits in a stream according to a parallel system for each clock period, the digital delay devices receive provides at least six bits relating to a present bit, each of the digital gates receives a prescribed number of digital bits from the delay devices and outputs a bit symbol indicating bits in the parallel system.例文帳に追加

複数のディジタル遅延デバイスの３つのディジタル遅延デバイスは、各クロック期間においてパラレル方式でストリームにおける３つの畳込みビットを受取り、複数のディジタル遅延デバイスは現ビットに関係する少なくとも６つのビットを与え、複数のディジタル・ゲートの各々は一定の数のディジタル・ビットを前記遅延デバイスから受取り、パラレル方式においてビットを表示するビット・シンボルを出力する。 - 特許庁

In the system, when normal transmission of time information 11 by an information means becomes unavailable, the time synchronizing device 1 informs of the effect, and the device 1 secures continuity of time, after the normal transmission of the time information becomes available by a correction clock generation part 8, and the time information 11 is supplied again from the time synchronization device 1 during continuous system operation.例文帳に追加

時刻同期化装置１が、通知手段によって正常に時刻情報１１を送信することができなくなった場合にその旨を知らせ、補正クロック生成部８によって正常に時刻情報を送信することができるようになった後の時刻の連続性を確保し、システムの運用継続中に再び時刻同期化装置１から時刻情報１１の供給を受ける。 - 特許庁

In a start-stop synchronization system serial communication mode, a signal showing the kind of communication data communicated from the interchangeable lens to the camera and a signal allowing the camera to refuse reception of the communication data communicated from the interchangeable lens to the camera are communicated to one signal line, which is not used, out of three signal lines used in a clock synchronization system serial communication mode.例文帳に追加

調歩同期式のシリアル通信モードにおいて、クロック同期式のシリアル通信モードで使用する３つの信号線のうち使用していない１つの信号線に対して、交換レンズからカメラへ通信される通信データの種類を表す信号、及び、交換レンズからカメラへ通信される通信データの受信をカメラが拒否する信号が通信される構成とした。 - 特許庁

Synchronization between a mobile terminal device and a broadcasting station is established by preventing a time-lag between a STC value for reproduction which is a system time reference value for reproduction to be acquired by calculation from a received PCR value and the system clock of the terminal and a PTS value for audio which is presentation time information for audio reproduction for establishing synchronization after intentionally performing adjustment of an audio reproduction time.例文帳に追加

意図的に音声再生時間の調整を行い、受信したＰＣＲ値と端末のシステムクロックから計算で求まる再生用のシステム時刻基準値である再生用ＳＴＣ値と、同期を取るための音声再生用提示時刻情報であるＡｕｄｉｏ用ＰＴＳ値の時間のズレを無くす事で、携帯端末装置と放送局の同期を取る。 - 特許庁

In simulation of the system A, one count is increased whenever a reference clock A as a reference of operation starts, a counter is used where two counts are increased whenever the output level of an A-B signal to be transferred between the systems A and B changes, and the change of the counter is stored.例文帳に追加

複合システムは、システムＡ，Ｂからなり、そのシステムＡのシミュレーションにおいて、動作の基準となる基準クロックＡの立ち上がり毎に１回カウントアップすると共に、システムＡ，Ｂ間でやりとりされることとなるＡ−Ｂ信号の出力レベルが変化する毎に２回カウントアップするカウンタを用い、そのカウンタの変化を記憶する。 - 特許庁

When the digital television broadcast receiver is manufactured, the input value of the controlled voltage generator 12 when the frequency of the system clock signal generated by the VCXO 11 generates reaches 27 MHz as a set value is checked, and this input value is previously written to a nonvolatile memory and made freely readable as a set input value 17 at a proper time.例文帳に追加

ディジタルテレビ放送受信機の製造時では、ＶＣＸＯ11の生成するシステムクロック信号の周波数が設定値の２７ＭＨｚとなる時の制御電圧生成器12の入力値を調べ、この入力値を不揮発メモリにあらかじめ書き込み、かつ適時、設定入力値17として読出し自在としておく。 - 特許庁

In this communication device of a crystal-less oscillator and this self-calibrated embedded virtual crystal clock output method, a reference signal is provided, by one-side communication device at both transmission and reception ends of a communication system, to the other-side communication device, and the other-side communication device generates a corresponding reference frequency based on the reference signal.例文帳に追加

無石英発振器の通信装置と自動校正する嵌入式バーチャル水晶クロック出力方法は、通信システムの送受信両端の一通信装置により、もう一つの通信装置に参考信号を提供し、通信装置は、この参考信号を元に、対応する参考周波数を生成することができる。 - 特許庁

To provide an information providing system using emotional rhythm capable of providing information adapted to emotional rhythm of a person, changing delicately, and matching by utilizing the emotional rhythm as a biological clock of the person without providing the information of persons whose taste coincides simply irrespective of time axis.例文帳に追加

時間軸に関係なく単純に嗜好が合致するものの情報を提供するのではなく、人間の生物時計としての感情リズムを利用してその人の感情リズムに適応して微妙に変化してマッチする情報を提供することができる感情リズムを用いた情報提供システムの提供を目的とする。 - 特許庁

To provide a technology for improving the synchronization accuracy of broadcasting station synchronization while suppressing distortion of reproduced voice by using only a system clock provided originally in a portable terminal device without adding a component such as a VCO (voltage controlled oscillator) of 27MHz to the portable terminal device in order to receive digital TV broadcasting by the portable terminal device.例文帳に追加

携帯端末機でデジタルＴＶ放送を受信するため、携帯端末機に２７ＭＨｚのＶＣＯ等の部品を追加せずに、本来、携帯端末機内部に備わるシステムクロックだけを用いて、再生音声の歪みを抑えながら放送局同期の同期精度向上を図る技術を提供する。 - 特許庁

Optical signals in N channels (N is an integer 2 or greater), each having a specified bit rate per channel, are demultiplexed in time division to ultrahigh speed optical signals having a bit rate f, which are then inputted to a timing extraction system to output a timing clock at a frequency f/k (k is a natural number) which is synchronized with the ultrahigh speed signal.例文帳に追加

タイミング抽出系は、各チャネルごとに所定のビットレートを有するNチャネル（Nは2以上の整数）の光信号を時分割多重分離してビットレートｆとなった超高速光信号を入力し、その超高速光信号に同期した周波数ｆ／ｋ（ｋは自然数）のタイミングクロックを出力する。 - 特許庁