「System Clock」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

A system controller 28 sets an optimum system clock frequency on the basis of the kind and the physical characteristics of an optical disk 10 mounted on the optical disk drive and a recording/reproduction command transmitted from a host computer, and changes a frequency dividing ratio in a dividing part.例文帳に追加

システムコントローラ２８は、光ディスク装置に装着される光ディスク１０の種類や物理的特性並びにホストコンピュータから送信される記録／再生コマンドに基づき最適なシステムクロック周波数を設定し、分周部での分周比を変化させる。 - 特許庁

A data transfer section (12) generates a transfer permission signal on the basis of the transfer request signal from the self-synchronization system and allows a data output section to output the data received by a data input section to a clock synchronization system by absorbing a temporal output interval.例文帳に追加

データ転送部（１２）は、自己同期システム側からの転送要求信号に基づいて転送許可信号を発生し、かつデータ入力部に入力されたデータを時間的な出力間隔を吸収してデータ出力部からクロック同期システム側に出力する。 - 特許庁

The signal transmission system has namely, a control system to change a relation of the registers 6-1, 6-2 which save the data rate of the wiring length resonance, the clock frequency, and wiring length, so as to control the data rate or transmission delay time so as to avoid resonance.例文帳に追加

すなわち、配線長共振が起こるデータレートを保存するレジスタ６−１、６−２とクロック周波数と配線長の関係を変更するような制御系を信号伝送システムに持たせ、共振回避できるようにデータレートまたは伝播遅延時間をコントロールする。 - 特許庁

The video output system receives a digital signal by receiving power supply and converting the power through a voltage comparator and while referring to the digital signal, clock cycle and phase compensation is performed to a vertical synchronous signal generated from the system.例文帳に追加

当該映像出力系統は、電源供給を受けて電圧比較器により転換されることによりディジタル信号を受信し、当該ディジタル信号を参考に、系統から発生した垂直同期信号に対してクロック周期および位相補償を行うものである。 - 特許庁

To eliminate a special clock oscillator used when a frame frequency of an image pickup device is changed to a frame frequency different from a frame frequency of an NTSC system, and to minimize an influence of generated comb noise in an image pickup apparatus for the NTSC system.例文帳に追加

ＮＴＳＣ方式対応の撮像装置において、撮像素子のフレーム周波数をＮＴＳＣ方式のフレーム周波数から外したフレーム周波数とする際に、そのための特別のクロック発振器を不要とし、また、コムノイズ発生の影響を最小限にする。 - 特許庁

The broadcast system discrimination apparatus of this invention calculates a burst phase angle even when the system clock is not locked to the burst signal and obtains a burst difference phase angle of adjacent lines on the basis of a 1H delay phase angle and a 2H delay phase angle of the burst phase angle so as to discriminate the presence/absence of phase inversion.例文帳に追加

バースト信号にロックしていない場合においてもバースト位相角を算出し、位相角の１Ｈ遅延位相角と２Ｈ遅延位相角より隣接するラインのバースト差分位相角を求めることにより、位相反転の有無を判別する。 - 特許庁

To provide a system, capable of generating an optimum synchronizing signal as a reference for generating optimum timing to start writing in data and a data reproducing clock in an optical disk device for recording/reproducing with respect to DVD-RAM of a wobbled land/groove system.例文帳に追加

ウォブル・ランドグルーブ方式のＤＶＤ−ＲＡＭを記録／再生する光ディスク装置において、データ書き込み開始の最適なタイミングや、データ再生用のクロックを生成するための基準となる最適な同期信号を生成することが可能な方式を提供する。 - 特許庁

A second drive pulse signal generating circuit 5 generates drive pulse signals P2, P3, and P4 for 1-2 phase excitation, a 1/4 microstep system, and a 1/8 microstep system, respectively, based on the drive pulse signal P1 and an internal clock signal CLK from an oscillation circuit 4.例文帳に追加

第２の駆動パルス信号発生回路５では、駆動パルス信号Ｐ１と発振回路４からの内部クロック信号ＣＬＫに基づき、１−２相励磁、１／４マイクロステップ、１／８マイクロステップ方式用の駆動パルスＰ２、Ｐ３およびＰ４が生成される。 - 特許庁

This power saving control method in the incorporated system defines hardware resources to be used in each application belonging to the incorporated system, defines weighted values to be a reference value of a clock frequency required to operate the hardware resources in each of the hardware resources, and sets a clock frequency of the incorporated system on the basis of the largest weighted value among the weighted values of the hardware resources used by the active application.例文帳に追加

本発明に係る組み込みシステムにおける省電力制御方法は、組み込みシステムの有するアプリケーション毎に使用するハードウェア資源を定義すると共に、前記ハードウェア資源の動作に必要なクロック周波数の参照値となる重み付け値を前記ハードウェア資源毎に定義し、起動中の前記アプリケーションが使用する前記ハードウェア資源の前記重み付け値のうち、もっとも大きい前記重み付け値に基づいて組み込みシステムのクロック周波数を設定するものである。 - 特許庁

Each apparatus constituting a monitoring control system is provided, by a clock function comprising an arithmetic means for calculating an internal time TD by synthesizing a time signal synchronized with a reference time signal obtained from a reference clock 4 and an auxiliary time TA obtained by counting clock signals of a period of 1 mS, with the internal time by a unit of 1 mS in synchronism with the reference time signal TR.例文帳に追加

監視制御システムを構成する各装置に、基準時計４から得た基準時刻信号ＴＲと同期した時刻信号ＴＵと、１ｍＳ周期のクロック信号ＣＫをカウントして得た補助時刻ＴＡとを合成して内部時刻ＴＤを演算する演算手段から構成される時計機能により、前記基準時刻信号ＴＲに同期した１ｍＳ単位の内部時刻ＴＤを備えた監視制御システムを提供する。 - 特許庁

To provide a digital broadcast reception system that can easily extract information required for recording and reproduction scattered in various information tables included in a digital broadcast program so as not to cause defective operation in a recording and reproducing device and a receiver especially at generation of a system clock even.例文帳に追加

デジタル放送には複数の情報テーブルが含まれ、種々の情報テーブルに散在している記録再生に必要な情報を容易に抽出し、動作の不連続によっても記録再生装置や受信機の動作、特にシステムクロック生成時に破綻が生じないようにすること。 - 特許庁

The image sensor 101 is operated by a clock of the oscillator 107 according to the NTSC system, and by changing a blanking period in a vertical direction or a blanking period in a horizontal direction, the image sensor 101 outputs image data at a frame frequency out of the frame frequency of the NTSC system.例文帳に追加

撮像素子１０１は、ＮＴＳＣ方式対応の発振器１０７のクロックで動作し、垂直方向のブランキング期間乃至水平方向のブランキング期間を変更することで、ＮＴＳＣ方式のフレーム周波数から外れたフレーム周波数で画像データを出力する。 - 特許庁

A digital phase control part 33 stores the output of the digital phase comparison part 32, and supplies it to the other system, and selects and outputs the output of the digital phase comparing part 32 or the stored output, based on the clock selection signal 210 and a system selection signal 110.例文帳に追加

ディジタル位相制御部３３は、ディジタル位相比較部３２出力を記憶し他系へ供給するとともにクロック選択信号２１０および系選択信号１１０に基づいてディジタル位相比較部３２出力または記憶した同出力のいずれかを選択して出力する。 - 特許庁

With a system reset signal as a trigger, clock signals are frequency-divided in counter ICs 256 and 257, the output signals of the counter IC 256 rise as H active signals with delay Tp from the change of the system reset signal and the output signals to a NOR gate IC 261 are changed to L.例文帳に追加

システムリセット信号をきっかけに、カウンタＩＣ２５６，２５７でクロック信号を分周し、システムリセット信号の変化からＴ_１遅れて、カウンタＩＣ２５６の出力信号がＨアクティブの信号として立ち上がり、ＮＯＲゲートＩＣ２６１への出力信号はＬに変化する。 - 特許庁

To provide a system not requiring a conventional key control or a money collection work, by placing a reception/delivery box for home delivery service or cleaning under control of a convenience store open around the clock, and by realizing a charge payment system by an IC card restricted in users including a money collector and in the convenience store.例文帳に追加

宅配便やクリーニングの受取、受け渡しボックスを、２４時間営業のコンビニエンスストアの管理下に置き、集金人を含む利用者とコンビニに限定したＩＣカードによる代金決済システムを実現し、従来の鍵の管理や、集金作業を不要とするシステムを提供するものである。 - 特許庁

To provide a small and inexpensive imaging system in which an image processing clock advantageous for taking measures against EMI can be generated at a correct timing at the time of drive controlling a semiconductor laser for the imaging system comprising an optical scanning means performing deflection scanning of a photosensitive body with laser light.例文帳に追加

感光体に対しレーザ光を偏向走査させる走査光学手段を備えた画像形成装置用の半導体レーザ等を駆動制御する上で、低廉・小型な構成でＥＭＩ対策上も有利な画像処理クロックを適正なタイミングで生成できる画像形成装置を提供する。 - 特許庁

When a double keying system is adopted as an operating system of the pressed key, a clock part 202 is instructed to count the lapse of time after keying and a file read part 203 is instructed to read the name and the explanation of a command assigned to the relevant key.例文帳に追加

そして、押下されたキーの操作方式として２度押し方式が採用されている場合、計時部２０２に指示して上記キー押下からの経過時間を計測させるとともに、ファイル読み上げ部２０３に指示して当該キーに割り当てられたコマンドの名称と説明を読み上げさせる。 - 特許庁

To provide a responsiveness measurement evaluation device and a distributed computer system which can measure response time even in a status where an internal clock of each computer is not synchronized in the computer system connected via a network with a plurality-layered configuration.例文帳に追加

複数段の階層構成になっているネットワークで接続された計算機システムで各計算機の内部時刻が同期されていない状態でも、正確な応答時間を測定できる応答性測定評価装置及びこの装置を利用した分散計算機システムを提供する。 - 特許庁

In response to a system reset signal, a clock signal is divided by counter ICs 256 and 257, the output signal of the counter IC 256 rises as an H active signal prescribed time (T_1) later from the variation of the system reset signal, an output signal to a NOR gate IC 261 changes to an L.例文帳に追加

システムリセット信号を契機に、カウンタＩＣ２５６，２５７でクロック信号を分周し、システムリセット信号の変化から所定時間（Ｔ１）遅れて、カウンタＩＣ２５６の出力信号がＨアクティブの信号として立ち上がり、ＮＯＲゲートＩＣ２６１への出力信号はＬに変化する。 - 特許庁

To provide a method and apparatus for minimizing information to be transmitted between cryptographic systems by allowing a transmitting cryptographic system to transfer partial real time clock (RTC) information P_A and a receiving cryptographic system to restore entire RTC information T_A and a right NONCE value N therefrom.例文帳に追加

送信暗号システムにおいて受信暗号システムが伝送されたＲＴＣ部分情報Ｐ_Ａから全体情報Ｔ_Ａと正しいノンス値Ｎを復旧できるようにすることによって、暗号システム間の伝送情報を最小化する方法及び装置を提供する。 - 特許庁

To provide a serial data communication method by which transmission efficiency is enhanced in spite of an inexpensive system by feeding a clock signal from a master part so as to receive data by a synchronous communication system in the case that data feeding from slave parts are started asynchronously with the master part operation.例文帳に追加

スレーブ部からのデータの開始が、マスター部の動作とは非同期で始まるシステムにおいて、クロック信号をマスター部側から供給することで同期式通信によりデータを受信することにより、伝送効率を上げて安価なシステム構築を可能とする、シリアルデータ通信方法を提供する。 - 特許庁

Items that are serviced immediately after certain types of prescribed events, e.g., the queue containing the non-real-time contacts has no working agents; the queue is empty; the system clock is changed; and the system is rebooted are ignored in estimating the wait time for enqueued items.例文帳に追加

特定タイプの所定イベント、たとえば非リアルタイムコンタクトを含む待ち行列に作業エージェントが不在である、待ち行列が空である、システムクロックが変更される、およびシステムがリブートされた直後にサービス提供されたアイテムは、待ち行列に入れられたアイテムの待機時間を予測する際に無視される。 - 特許庁

To improve the synchronous pull-in speed of an PLL for generating a sampling clock to be used for the A/D conversion of a reproducing signal from an optical disk medium and to simultaneously obtain a binary output based on a PRML signal processing system and a binary output based on the other system.例文帳に追加

光ディスク媒体の再生信号をＡ／Ｄ変換する際に用いるサンプリングクロックを生成するＰＬＬの同期引込み速度を向上し、ＰＲＭＬ信号処理方式による２値化出力とこれ以外の方式による２値化出力とを同時に得られるようにする。 - 特許庁

A display control section 2 generating a sync signal for image display (horizontal sync signal 26, vertical sync signal 27) based on an input dot clock 22 received externally has a means for regulating the period of the sync signal for image display by using a system clock 21 which is utilized in a semiconductor integrated circuit device.例文帳に追加

外部から入力された入力ドットクロック２２に基づいて画像表示用同期信号（水平同期信号２６、垂直同期信号２７）を生成する表示制御部２を有し、その表示制御部２は、半導体集積回路装置で利用されるシステムクロック２１を用いて前記画像表示用同期信号の周期を調整する手段を有する。 - 特許庁

On the other hand, since a selector 7 gives a sleep clock (having a lower frequency than the system clock) outputted from a 2nd oscillation circuit 3 to the 2nd circuit 6 that has to operate even in the low power consumption mode, the circuit 6 is made to operate at a low speed so that low power consumption can be made.例文帳に追加

これに対して、低消費電力モードでも動作させる必要がある第２の周辺回路６には、セレクタ７により第２の発振回路３から出力されるスリープクロック（システムクロックよりも低周波数）が与えられるので、第２の周辺回路６が低速度で動作するようになり、低消費電力化を図ることができる。 - 特許庁

A clock control part 110 collects the number of mounted devices, class (transmission ability) and the connecting state of a transmission line from various IF boards and calculates relative throughput from these collected states of the IF boards 102 and 103 and processing is executed by dividing the frequency of a system clock 11 into rate corresponding to this calculated relative throughput.例文帳に追加

クロック制御部１１０は、各種ＩＦボード１０２、１０３から実装数、種別（伝送能力）及び伝送路の接続状態を収集し、該収集したＩＦボード１０２、１０３の状態から相対処理能力を算出し、該算出した相対処理能力に対応したシステムクロック１１の速度にクロックを分周することにより実行する。 - 特許庁

The method and system further includes, in response to a trigger signal; determining an individual offset between the master clock of the master terminal and each of the clocks of the slave terminals; and offsetting each of the clocks of the slave terminals by an amount proportional to each determined offset to synchronize each of the slave terminals to the master clock of the master terminal.例文帳に追加

方法およびシステムは、トリガー信号に応答して、マスター端末のマスター・クロックとスレーブ端末のそれぞれのクロックの間の各オフセットを確定し、スレーブ端末のそれぞれのクロックをマスター端末のマスター・クロックに同期化するように、確定された各オフセットに比例する量だけ、スレーブ端末のそれぞれのクロックをオフセットさせることをさらに含む。 - 特許庁

To provide a wireless communication apparatus, its communication method and a wireless communication system employing the same, wherein a slave, which has become a dynamic master, communicates with other slaves while using the same frequency-hopping sequence and clock of its original master, saving the time for the dynamic master to transmit its own frequency- hopping sequence and clock to its slaves.例文帳に追加

ダイナミックマスターになったスレーブが元のマスターの周波数ホッピングシーケンスとクロックをそのまま使用しながらスレーブ等と通信することによって、ダイナミックマスターが自身の周波数ホッピングシーケンスとクロックをスレーブらに伝送する必要がなくなって時間が節約される無線通信機器及びその通信方法及びこれを適用した無線通信システムを提供する。 - 特許庁

To provide a positioning support device that extends a valid period of clock time notified by a navigation satellite and indicated by a clock installed in the navigation satellite in a positioning system based on satellite navigation, and to drastically extend the valid period of satellite time normally received from the navigation satellite with high accuracy and stability.例文帳に追加

本発明は、衛星航法に基づく測位系において、航行衛星から通知され、その航行衛星に搭載された時計が示す時刻の有効期間を延長する測位支援装置に関し、精度よく安定に航行衛星から正常に受信された衛星時刻の有効期間を大幅に延長することができることを目的とする。 - 特許庁

To prevent erroneous setting and gradual deviation of a date and a time of a clock to be used for determining the acquisition date and time of organism information in a health control system, and to rightly adjust the clock of organism information acquisition means installed in a plurality of places different in time zone and execution/non-execution of the summer time to a local time.例文帳に追加

本発明は、健康管理システムにおいて生体情報の取得日時の決定に用いられる時計の日時が誤って設定されたり次第にずれたりするのを防止すると共に、タイムゾーンやサマータイム実施の有無が異なる複数の場所に設置された生体情報取得手段の時計をローカル時刻に正しく合わせることを課題とするものである。 - 特許庁

In a semiconductor circuit system 100, a oscillation capacitor 140a is connected to a oscillation terminal 124a of a semiconductor circuit 10a in semiconductor circuits 10a, 10b, and 10c, and a clock generated by a clock generating circuit unit 12a is input to oscillation terminals 124b and 124c of the semiconductor circuits 10b and 10c.例文帳に追加

半導体回路システム１００は、半導体回路１０ａ，１０ｂ，１０ｃの中の半導体回路１０ａの発振用端子１２４ａに発振用コンデンサ１４０ａを接続し、半導体回路１０ｂ，１０ｃの発振用端子１２４ｂ，１２４ｃに半導体回路１０ａのクロック生成回路部１２ａによって生成されたクロックを入力する。 - 特許庁

A memory unit includes a system memory controller coupled to a plurality of memory clock oscillators and a plurality of respective voltage controllers, wherein each memory clock oscillator and respective voltage controller are coupled to a memory receptacle and thus provide a plurality of memory receptacles, each receptacle in the plurality of receptacles having a separate power boundary for operation of a memory type.例文帳に追加

メモリ・ユニットは、複数のメモリ・クロック発振器および複数のそれぞれの電圧コントローラに結合されたシステム・メモリ・コントローラを含み、各メモリ・クロック発振器およびそれぞれの電圧コントローラがメモリ・レセプタクルに結合され、したがって複数のメモリ・レセプタクルを提供し、複数のレセプタクル内の各レセプタクルはメモリ・タイプの動作に関する別々の電力境界を有する。 - 特許庁

A QR code 4 is printed in an employee card 3, identification data on an employee 2 coded into the QR code 4 are read by photographing the QR code 4 by a camera function-equipped cellphone 5, and the identification data and status information of 'clock-in', 'clock-out' or the like are transmitted to a system computer 6 by the cellphone 5.例文帳に追加

社員カード３にはＱＲコード４が印刷されており、このＱＲコード４をカメラ機能付き携帯電話機５で撮影することによって、ＱＲコード４にコード化された社員２の識別データが読み取られ、この識別データと「出勤」、「退勤」等のステータス情報とが携帯電話機５によってシステムコンピュータ６に送信される。 - 特許庁

The computer system having an IEEE 1394 interface is provided with a physical layer IC 10 for connecting an IEEE 1394 cable, a LINK (link) layer IC 30 which is connected to the physical layer IC 10 to be an interface for a data signal, and a clock generation part 20 which supplies the physical layer IC 10 with a clock signal.例文帳に追加

本発明のＩＥＥＥ１３９４インタフェースを有するコンピュータシステムは、ＩＥＥＥ１３９４ケーブルを接続するための物理層ＩＣ１０と、物理層ＩＣ１０に接続され、データ信号のインタフェースとなるＬＩＮＫ（リンク）層ＩＣ３０と、ＣＰＵ４０と、システムコントローラ５０と、物理層ＩＣ１０にクロック信号を供給するクロック発生部２０と、を備えている。 - 特許庁

The development period of a data processing device (8) is shortened by allowing phase difference between the first clock signal and the second clock signal to be changeable by changing setting contents of the setting means of the delay time, and by dispensing with reflecting information on phase design in a total system including a peripheral circuit to design of hardware of an external device.例文帳に追加

上記遅延時間設定手段の設定内容の変更により、上記第１クロック信号と上記第２クロック信号との位相差の変更可能とし、周辺回路を含むトータルシステムでの位相設計情報を外部デバイスのハードウェア設計に反映させることを不要とすることで、データ処理装置（８）の開発期間の短縮を図る。 - 特許庁

Flag signals FLG are set, corresponding to the amount of the sample data accumulated in the RAM 1, and the frequency of system clock signals SCK, generated by a clock- generating circuit 30, is controlled in accordance with the flag signal FLG, so that the speed of decoding operation can be set nearly equal to the input speed of the bit steam BSM.例文帳に追加

ＲＡＭ１のサンプルデータの蓄積量に応じてフラグ信号ＦＬＧを設定し、当該フラグ信号ＦＬＧに従ってクロック発生回路３０によって生成されるシステムクロック信号ＳＣＫの周波数を制御することによって、デコード処理の速度をビットストリームＢＳＭの入力速度とほぼ一致するように制御できる。 - 特許庁

The latency control signal generating circuit 45 responds to a second clock leading by a prescribed phase difference for the system clock, samples the delayed information signal during a first logic state section, delays a sampled signal, and generates a latency control signal deciding the generation point of output data.例文帳に追加

レイテンシ制御信号発生回路４５は、前記システムクロックに対して所定の位相差だけ先んじる第２クロックに応答し、前記遅延された読出し情報信号を前記第２クロックの第１論理状態区間中にサンプリングし、サンプリングされた信号を遅延させて出力データの発生時点を決定するレイテンシ制御信号を生じる。 - 特許庁

In the memory system comprising the memory controller and a memory module mounted with DRAMs, a buffer is mounted on the memory module, the buffer and the memory controller are connected to each other via data wiring, command/address wiring, and clock wiring, the DRAMs and the buffer on the memory module are connected to each other via internal data wiring, internal command/address wiring, and clock wiring.例文帳に追加

メモリコントローラと、ＤＲＡＭを搭載したメモリモジュールとを備えたメモリシステムにおいて、メモリモジュール上にバッファを搭載し、このバッファとメモリコントローラとをデータ配線、コマンド・アドレス配線、及び、クロック配線によって接続し、メモリモジュール上のＤＲＡＭとバッファとを内部データ配線、内部コマンド・アドレス配線、及び、内部クロック配線によって接続した構成を有する。 - 特許庁

This actuator drive system includes an actuator driver that controls the drive state of the actuator by applying PWM modulation to a drive power supply, a switching power supply that supplies required drive power to the actuator driver, and a synchronizing means that synchronizes the PWM modulation clock of the actuator driver with the switching oscillation clock of the switching power supply.例文帳に追加

アクチュエーターの駆動状態をドライブ電源にＰＷＭ変調をかけて制御するアクチュエータードライバーと、該アクチュエータードライバーに対して必要なドライブ電源を供給するスイッチング電源と、該アクチュエータードライバーのＰＷＭ変調用クロックと該スイッチング電源のスイッチング発振クロックを同期させる同期手段とを備えることを特徴とする。 - 特許庁

To provide an IC card which mounts a plurality of OSs corresponding to a plurality of data transmission systems for accelerating the selection/start of a proper OS with respect to each data transmission system without adopting a high speed operating clock.例文帳に追加

複数のデータ伝送方式に対応し、複数のＯＳを搭載したＩＣカードについて、動作クロックを高速化することなく、各データ伝送方式に対して適切なＯＳの選択・起動を高速化する - 特許庁

To provide a video display system capable of minimizing the number of video distribution units in use even when the limit of a clock frequency for display data synchronization is exceeded because of the number of display units which are connected in a lateral direction.例文帳に追加

横方向に接続する表示ユニット数により表示データ同期用のクロック周波数の制限が超えた場合でも、映像分配ユニットの使用個数を最小限に抑えることができる映像表示システムを得る。 - 特許庁

This image processing system is provided with a means for storing the license information, a means for reading the license information (S1602), and a means for setting the frequency of a clock on the basis of the read license information (S1606).例文帳に追加

ライセンス情報を格納する手段と、前記ライセンス情報を読み取る手段と、読み取ったライセンス情報に基づいてクロックの周波数を設定する手段と、を備えることを特徴とする画像処理システム。 - 特許庁

The system supplies necessary circuits with standby power, when the electric apparatus shifts to a standby mode, making use of charge power source 7 for backup to be used for the backup of the clock counter of, for example, an electric apparatus.例文帳に追加

例えば電気機器の時計用カウンタのバックアップに用いるバックアップ用充電電源７を利用して、電気機器が待機モードに移行したときに、必要な回路部に対して待機電力を供給させる。 - 特許庁

When the operation requesting the clock display is made by the receiver 10A during the OFF state of power, the system power source part 19 is controlled by the control part 16A, and the VSYS is temporarily started and supplied to a display part 14 to display the data and time.例文帳に追加

これと異なり、電源オフ中に、レシーバ10A で時計表示要求操作をすると、コントロール部16A はシステム電源部19を制御し、一時的に、Ｖ_SYS を立ち上げて表示部14に給電させ、日時情報を表示させる。 - 特許庁

To provide an electro-optical apparatus capable of reducing occurrence of clock noise or the like of high frequency in an image signal under such conditions that image signal lines increase due to increase of the number of phase expansion, with respect to the electro-optical apparatus of an active matrix driving system.例文帳に追加

アクティブマトリクス駆動方式の電気光学装置において、相展開数の増加による画像信号線の増加という条件下で、画像信号中の高周波のクロックノイズ等の発生を低減する。 - 特許庁