「System Clock」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

To provide a clock control system and clock control method capable of reducing the power consumption of electronic equipment by operating a CPU at an optimum clock frequency even in the ON of the power supply of the electronic equipment.例文帳に追加

電子機器の電源がオンであっても、ＣＰＵを最適なクロック周波数で稼動させることで、電子機器の消費電力を低減できるクロック制御装置、及びクロック制御方法を提供する。 - 特許庁

To provide a sampling clock frequency information transmission system, capable of efficiently transmitting the frequency information of a sampling clock provided with a frequency different from a transmission clock by a small bit number.例文帳に追加

伝送クロックと異なる周波数を有する標本化クロックの周波数情報を少ないビット数で、効率よく伝送する標本化クロック周波数情報伝送方式を提供することである。 - 特許庁

The multiplexer 11 comprises a first input terminal P1 to which a BIST clock is applied in a BIST mode and a scan clock is applied in a scan mode, and a second terminal P2 to which a system clock is applied.例文帳に追加

マルチプレクサ１１は、ＢＩＳＴモード時にＢＩＳＴクロックが印加され、スキャンモード時にスキャンクロックが印加される第１の入力端子Ｐ１と、システムクロックが印加される第２の端子Ｐ２を備える。 - 特許庁

To enable a television receiver to share one memory in a three- dimensional Y/C separation employing a burst lock clock and a scanning line interpolation processing employing a line lock clock as a system clock.例文帳に追加

テレビ受信機において、システムクロックとして、バーストロッククロックを用いている３次元Ｙ／Ｃ分離と、ラインロッククロックを用いている走査線補間処理で同一のメモリを共用できるようにすること。 - 特許庁

Periodically, the accuracy of the low accuracy clock can be checked by determining a number of low accuracy clock pulses which are generated between system timing signals created based upon the high accuracy clock pulses.例文帳に追加

高精度のクロックパルスに基づき発生されるシステムタイミング信号の間で発生される、低精度のクロックパルスの数を測定することにより、低精度のクロックの精度を定期的にチェックできる。 - 特許庁

The selector 42 selects a system clock of a signal to be used as a master signal among the plurality of supplied system clocks and supplies the system clock to a synchronizing signal generator 45 through a comparator 43 and a VCO 44.例文帳に追加

セレクタ４２は、供給された複数のシステムクロックのうち、マスタとされている信号のシステムクロックを選択し、そのシステムクロックを、比較器４３とＶＣＯ４４を介して同期信号発生部４５に供給する。 - 特許庁

Thus, in data transmission between the transmission circuit section 1B and the transmission circuit section 2A, the data processing system adopts a system of transmitting the synchronizing signal to match phases of the clock signals unlike prior arts of adopting a system of transmitting a clock signal used for latch operations of data by both transmission and reception sides, and the image processing system needs not to transmit high frequency clock signals.例文帳に追加

よって、伝送回路部１Ｂ⇔伝送回路部２Ａのデータ伝送において、発信、受信双方で行うデータのラッチ操作に用いるクロックを伝送していた従来方式と違い、クロックの位相を合わせるための同期信号の伝送を行う方式とし、高周波クロックの伝送の必要がないシステムにする。 - 特許庁

To provide running truck system in which a server can perceive conditions of a control system without any error due to deviation of clock while the control system can execute instructions from the server, without any error due to deviation of clock, by matching both clocks of the server and control system of the running truck.例文帳に追加

サーバと走行台車の制御系との時計を一致させることにより、サーバは制御系の状態を時計のずれによる誤差なしに把握でき、かつ制御系はサーバからの指令を時計のずれによる誤差なしに実行できるようにする。 - 特許庁

To freely set a clock cycle setting margin according to a system clock frequency and to converge a source voltage on a minimum source voltage at which an internal circuit operates normally in a short time in response to variation in system clock frequency without causing the internal circuit to malfunction.例文帳に追加

システムクロック周波数に応じて自由にクロック周期設定マージンを設定でき、システムクロック周波数の変化に対し、内部回路を誤動作させずに短時間で電源電圧を正常に動作する最小電源電圧に収束させること。 - 特許庁

A memory interface circuit includes a system clock synchronizing circuit 19 and a delay detection circuit 18 positioned in front of the system clock synchronizing circuit 19 for detecting a transmission delay from a clock supply buffer 23 to a data strobe buffer 16-1.例文帳に追加

システムクロック同期化回路（１９）と、システムクロック同期化回路（１９）の前段に配置され、クロック供給バッファ（２３）からデータストローブバッファ（１６−１）までの伝達遅延を検出する遅延検出回路（１８）とを具備するメモリインターフェース回路を構成する。 - 特許庁

When printing request is sent from a PC 4, the system control unit 20 supplies a clock signal only to the printing part/the image processing part 22 and does not supply a clock signal to other parts.例文帳に追加

また、ＰＣ４よりプリント要求があると、システム制御部２０はプリント部・画像処理部２２にのみクロック信号を供給し、他には供給しない。 - 特許庁

To provide a clock correcting circuit in an electronic exchange system with which a clock signal can be stably supplied regardless of variation in environmental conditions.例文帳に追加

環境条件の変動に関わらず、安定したクロック信号の供給が可能な電子交換機システムにおけるクロック補正回路の提供を目的とする。 - 特許庁

To provide a multi-CPU clock control system performing a power-saving mode by minimum supply of a clock, and to provide a control method therefor and a program therefor.例文帳に追加

必要最低限のクロックの供給にて省電力モードを行なう複数ＣＰＵクロック制御システム、その制御方法及びそのプログラムを提供する。 - 特許庁

To provide a clock distribution device capable of executing clock distribution in a digital system by using an RF signal in a high frequency area such as a band of several GHz to several-tens GHz.例文帳に追加

数GHz から数十GHz 帯域等の高周波領域のＲＦ信号を用いてデジタルシステムにおけるクロック分配を実現するクロック分配装置の提供。 - 特許庁

To provide a semiconductor integrated circuit for preventing the generation of a racing due to clock skew, and for reducing the generation of a noise due to the switching of a system clock.例文帳に追加

クロックスキューによるレーシングの発生を防止し、システムクロックのスイッチングによるノイズの発生を低減できる半導体集積回路を提供する。 - 特許庁

To maintain the value of a system time clock to be used for decoding processing at a value close to a clock value on the transmission side even when random processing delay is generated between packets.例文帳に追加

パケット間にランダムな処理遅延が発生する場合でも、復号処理に使用するシステムタイムクロックの値を送信側のクロック値に近い値に維持する。 - 特許庁

An image forming apparatus 100 includes an image reading part 10, a system clock generation part 51, a clock selection circuit 52, an image processing circuit 54, and a CPU 61.例文帳に追加

画像形成装置１００は画像読取部１０とシステムクロック生成部５１とクロック選択回路５２と画像処理回路５４とＣＰＵ６１とを備える。 - 特許庁

To provide a PLL circuit capable of flexibly changing the control characteristics of a VCO corresponding to the state of a reference clock and a controlled system clock.例文帳に追加

基準クロックや制御対象クロックの状態に応じてＶＣＯの制御特性を柔軟に変更することのできるＰＬＬ回路を提供する。 - 特許庁

To improve clock calibration accuracy by preventing deterioration in the S/N at a receiver side in a clock calibration mode so as to relax the restriction of a system transmission distance.例文帳に追加

クロック校正モードにおける受信側でのＳＮ比劣化を防止しシステム伝送距離の制約を緩和しクロック校正精度を向上させる。 - 特許庁

A clock to be provided to a second stage is generated in a first stage using the system clock and information representing a data length transferred to the data.例文帳に追加

システムクロックとデータにシグナリングされているデータの長さに対応する情報とから、１段目において、２段目に供給するクロックが生成される。 - 特許庁

An SRAM103 operates with a double speed clock signal 102 of 300 MHz and other circuit configuration operates with a system clock signal 102 of 150 MHz.例文帳に追加

ＳＲＡＭ１０３は、３００ＭＨｚの倍速クロック信号１０２で動作し、他の回路構成は、１５０ＭＨｚのシステムクロック信号１０１で動作する。 - 特許庁

To provide a system for transporting the kind of data, at an arbitrary clock frequency via a communication link having a predetermined fixed clock frequency.例文帳に追加

所定の固定されたクロック周波数を有した通信リンクを介して、任意のクロック周波数においてデータの種類を伝送するシステムを提供する。 - 特許庁

The frequency divider 4 applies frequency division to a received original oscillation clock Cko at a prescribed frequency division ratio set in its inside and outputs a timing signal CKB and a system clock CKs.例文帳に追加

分周器4は、入力される原振クロックCKoを内部で設定されている所定の分周比で分周し、タイミング信号CKB及びシステムクロックCKsを出力する。 - 特許庁

Then this processor transmits even the acknowledge signal in a source clock synchronous system and accordingly a source clock exclusive for the acknowledge signal is added to a bus signal line.例文帳に追加

アクノリッジ系信号の伝達もソースクロック同期方式で転送するため、バスの信号線にアクノリッジ系信号専用ソースクロック信号を設ける。 - 特許庁

To provide a clock data recovery circuit which is easy to analyze a logical system, and regenerates a clock signal which is small in jitters and is stable.例文帳に追加

論理的なシステムの解析が容易であり、かつジッタの少ない安定したクロック信号を再生することができるクロック・データ・リカバリ回路を提供する。 - 特許庁

To provide a clock extraction method which stably and economically obtains a frequency divided clock signal required for a time division isolation system of optical communication.例文帳に追加

光通信の時分割分離方式に必要な分周クロック信号を安定かつ経済的に得ることができるようなクロック抽出方法を提供する。 - 特許庁

A system master clock is obtained in a sleep state is obtained by applying decimal point frequency division to a master clock oscillated from a crystal oscillator 18A by the variable frequency divider 34.例文帳に追加

スリープ時システムマスタークロックは、水晶発振器１８Ａが発振したマスタークロックを可変分周器３４にて小数点分周することにより得る。 - 特許庁

The second update means periodically updates the time managed by the system clock to the time managed by the hardware clock during execution of the application program.例文帳に追加

第２更新手段は、前記アプリケーションプログラムの実行中に、定期的に、前記システムクロックが管理する時刻を前記ハードウェアクロックが管理する時刻に更新する。 - 特許庁

To provide a multiplex communication system capable of determining whether a clock connected to a slave station is normal without preparing another clock.例文帳に追加

別クロックを用意することなく、スレーブ局に接続されたクロックが正常であるかどうかを判定することができる多重通信システムを提供すること。 - 特許庁

On the other hand, when the circuit 4 reproduces the CD, the circuit 4 uses the clock of 4.23 MHz from the crystal oscillator 5 of a CD-DSP as the system clock.例文帳に追加

一方、ＣＤを再生するときには、ＣＤ−ＤＳＰ３の持つ水晶発振器５からの４．２３ＭＨｚのクロックをシステムクロックとして使用する。 - 特許庁

A summing signal added with received signals of a plurality of wireless systems is sampled by using a sampling clock superimposed with a system clock in the plurality of wireless systems.例文帳に追加

複数の無線システムにおけるシステムクロックを重畳したサンプリングクロックによって、複数の無線システムの受信信号を加算した加算信号をサンプリングする。 - 特許庁

To provide a real time clock for providing highly reliable time information and calendar information at a low cost and a system using the real time clock.例文帳に追加

低コストで信頼性の高い時刻情報、カレンダー情報を得ることができるリアルタイムクロックおよびリアルタイムクロックを使用したシステムを提供する。 - 特許庁

To eliminate the need of an inner high multiple PLL circuit by making an internally generated clock signal synchronizable with an outer clock in a sound processing system.例文帳に追加

音声処理システムの内部生成クロックを外部クロックに対して信号同期することを可能にし、内部の高逓倍ＰＬＬ回路を不要にする。 - 特許庁

An information handling system including a divider circuit is disclosed that divides an input clock signal by a non integer value to generate an output clock signal.例文帳に追加

出力クロック信号を生成するために入力クロック信号を非整数値で除算する除算器回路を含む情報処理システムが開示される。 - 特許庁

When a control circuit 4 controls a tuner 1, the circuit 4 uses the clock of 75 kHz from the crystal oscillator 6 possessed by it's self of the circuit 4 as a system clock.例文帳に追加

チューナ１のコントロールをするときには、コントロール回路４は自己の持つ水晶発振器６からの７５ｋＨｚのクロックをシステムクロックとして使用する。 - 特許庁

A system clock signal 1c is inputted from the generator 18 to the IC 12 to be tested, and a clock signal A14 is inputted to the generator 11.例文帳に追加

システムクロック発生器１８から被試験ＩＣ１２にシステムクロック信号１ｃが入力され、パターン発生器１１にクロック信号Ａ１４が入力される。 - 特許庁

To provide a clock-supplying device, capable of preventing hits and omissions of an output clock at switching of input clocks and switching a present/preliminary system.例文帳に追加

入力クロックの切り替えおよび現用／予備の系の切り替え時に、出力クロックの瞬断、欠落を防ぐことができるクロック供給装置を提供する。 - 特許庁

To achieve transfer of multi-channel data in a MOST (media-oriented system transport) network, while eliminating the need for a clock/command generating circuit that generates I2S-bit clock, or the like.例文帳に追加

Ｉ２Ｓビットクロックを生成するクロック／コマンド生成回路などを不要としながら、ＭＯＳＴネットワークでのマルチチャネルデータの転送を実現する。 - 特許庁

The phase comparator 18, a loop filter 19, a VCO (Voltage Controlled Oscillator) 20 and a frequency divider 21 configure a PLL (Phase Locked Loop) for generating the reference clock STC (System Time Clock) of 27 MHz.例文帳に追加

位相比較器１８、ループフィルタ１９、ＶＣＯ２０および分周器２１が２７ＭHzの基準クロックＳＴＣを生成するためのＰＬＬを構成する。 - 特許庁

To provide a clock supply system capable of specifying a fault cause to determine whether a reference clock is abnormal or a voltage controlled oscillator is abnormal.例文帳に追加

基準クロックが異常であるのか、電圧制御発振器が異常であるのか故障原因を特定することが可能なクロック供給システムを提供する。 - 特許庁

A clock supply system generates a clock tree and previously places a buffer for an extra FF at a placing block 1 and performs routing at a routing block 2.例文帳に追加

クロック供給系は、配置処理１でクロックツリーを生成するとともに予め追加ＦＦ用バッファを配置し、配線処理２で配線しておく。 - 特許庁

To suppress a peak jitter generated near a zero-cross point of frequency deviation between an input clock and a system clock, in a synchronous transmission apparatus and a jitter suppression method.例文帳に追加

同期伝送装置及びジッタ抑圧方法に関し、入力クロックとシステムクロックの周波数偏差のゼロ交叉点付近で発生するピークジッタを抑圧する。 - 特許庁

A clock from an OSC part 607 is inputted to a VCO part 102 through an integration circuit 101, and the output of the VCO part 102 is used as a system clock.例文帳に追加

ＯＳＣ部６０７からのクロックを積分回路１０１を介してＶＣＯ部１０２に入力し、ＶＣＯ部１０２の出力をシステムクロックとして使用する。 - 特許庁

Systems without an RTC need to set the system clock using another clock, maybe across the network or by entering that data manually. 例文帳に追加

RTC を持たないシステムでは、他の時計を使ってシステムクロックを設定する必要があり、ネットワークにアクセスしたり、(時刻) データを手動で入力したりするだろう。 - JM

The clock monitoring circuit 7 determines a malfunction of the system clock SCK when the relative relationship is changed, so as to output a malfunction detection signal Sa.例文帳に追加

クロック監視回路７は、その相対関係が変化するとシステムクロックＳＣＫが異常であると判断し、異常検出信号Ｓａを出力する。 - 特許庁