「adder-subtractor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SUBTRACTOR CIRCUIT, ADDER CIRCUIT, VIDEO SIGNAL PROCESSOR BY USE THEREOF, AND RECTIFIER CIRCUIT例文帳に追加

減算回路、加算回路、それらを用いたビデオ信号処理装置及び整流回路 - 特許庁

Afterwards, the method subtracts the output signal of the adder/subtractor device from the double IF signal or subtracts half of the output signal of the adder/subtractor device from the IF.例文帳に追加

その後ＩＦを２倍した信号から前記加減算器の出力信号を減算し、またはＩＦから加減算器の出力信号を２分の１倍した信号を減算する。 - 特許庁

An adder-subtractor 14 obtains a difference by adding and subtracting the amount of the positive or negative magnetic flux.例文帳に追加

加減算回路１４は正または負の磁束量の加減算で差分を求める。 - 特許庁

Based on the outputs of four clearance sensors, the displacement of the rotating body is calculated by a displacement adder-subtractor 401, and the inclination angle of the rotating body is calculated by a rotating angle adder-subtractor 402.例文帳に追加

四つの隙間センサ３８１〜３８４の出力に基づいて、変位加減算器４０１で回転体の変位が、回転角加減算器４０２で回転体の傾斜角度が算出される。 - 特許庁

Code data of received signals before or after weighting are inputted in a weight adder/subtractor 32.例文帳に追加

重み付け前または後の受信信号の符号データが重み加減算器３２に入力される。 - 特許庁

A transmission signal is inputted into the hard clip portion 100, the subtractor 110 and an adder 130.例文帳に追加

送信信号は、ハードクリップ部１００、減算器１１０および加算器１３０に入力する。 - 特許庁

An adder 112 adds the correction signal B(m) to an output signal X(m, n) of the subtractor 111.例文帳に追加

加算器１１２は、減算器１１１の出力信号Ｘ(m,n)に補正信号Ｂ(m)を加算する。 - 特許庁

An adder 102, a binarization unit 104, a subtractor 108, and an error diffusion unit 109 binarizes multi-value data by an error diffusion method.例文帳に追加

加算器102、二値化部104、減算器108、誤差拡散部109は誤差拡散法によって多値データを二値化する。 - 特許庁

To provide an address pattern generating device in which speed of an adder/subtractor using carry can be increased more.例文帳に追加

キャリーを使用する加減算器を高速化することを可能にするアドレスパターン発生装置を提供する。 - 特許庁

An adder 6 adds the receiving signals from the receiving edge 1 to the output signals from the subtractor 5.例文帳に追加

加算部６は、受信端１からの受信信号と減算部５からの出力信号とを加算する。 - 特許庁

The absolute value difference arithmetic section 3 comprises an adder or/and a subtractor with a small circuit scale.例文帳に追加

絶対値差分演算部３は加算器又は／及び減算器で以て小さい回路規模で構成される。 - 特許庁

The formed floating-point addition instruction is computed using a floating-point adder/subtractor of the verification object (S5).例文帳に追加

作成した浮動小数点加算命令を検証対象の浮動小数点加減算器を用いて演算する(S5)。 - 特許庁

The adder/subtractor 121 subtracts the rotational speed f_m from the rotational speed command value f_m^*, thus obtaining a deviation Δf_m^*.例文帳に追加

加減算器１２１は、回転速度指令値ｆ_m^*から回転速度ｆ_mを差し引くことで、偏差Δｆ_m^*を求める。 - 特許庁

Each stage 11 of the transform unit includes an adder 106 and a subtractor 108, each of which has an output terminal.例文帳に追加

装置の各段（１１）は、各々が出力端子を有する加算器（１０６）および減算器（１０８）を含む。 - 特許庁

The output of the adder 3 is outputted to a subtractor 5, and the subtractor 5 subtracts the output of the FiFo memory 2 switched in a switching device 4 from the output after addition.例文帳に追加

加算器３の出力は減算器５に出力され、減算器５は、加算後の出力から切り換え器４で切り換えられたＦｉＦｏメモリ２の出力を減算する。 - 特許庁

An operational amplifier OP1 of an adder/subtractor K1 then adds the input analog signal X and an output of the amplifier 20.例文帳に追加

そして、加減算器Ｋ１のオペアンプＯＰ１が、入力のアナログ信号Ｘと増幅器２０の出力とを加算する。 - 特許庁

A threshold determination circuit 121 operates an alarm circuit 123, when the output value of the adder-subtractor 110 is out of a prescribed range or the amount of change in the output value of the adder-subtractor 110 over a prescribed time interval is larger than a prescribed value.例文帳に追加

閾値判定回路１２１は、加減算器１１０の出力値が所定の範囲から外れる、又は所定の時間間隔にわたる加減算器１１０の出力値の変化量が所定の値より大きい場合にアラーム回路１２３を動作させる。 - 特許庁

The output from the adder 4 becomes an interpolation signal between the fields, and the output from the subtractor 11 becomes a two-field differential signal.例文帳に追加

加算器４の出力はフィールド間の内挿補間信号となり、減算器１１の出力は２フィールド差分信号となる。 - 特許庁

Then c0 to c4 are respectively multiplied by outputs of the integrators 1 to 5, an adder 15 summates the products, a quantizer Q quantizes an output of the adder 15 and feeds back the quantized signal to the subtractor 12.例文帳に追加

そして、積分器１〜５の出力に対しｃ０〜ｃ４を乗算して加算器１５で加算し、加算器１５の出力を量子化器Ｑで量子化して減算器１２にフィードバックする。 - 特許庁

The servo circuit of the optical disk device is provided with a subtractor 1, a phase compensation circuit 2, a driver 3, and signal processing means (LFP 5, first adder 6, HPF 7, and second adder 9).例文帳に追加

光ディスク装置のサーボ回路は、減算器１、位相補償回路２、ドライバ３、及び信号処理手段（ＬＰＦ５、第１の加算器６、ＨＰＦ７、第２の加算器９）を有する。 - 特許庁

The functional circuit is provided with an arithmetic part, a look-up table, a timing compensating part, an adder/subtractor, a statistic module, an image-shifting circuit and other processing devices.例文帳に追加

機能回路は、算術部、ルックアップテーブル、タイミング補償部、加算器/減算器、統計モジュール、画像シフト回路、その他処理デバイスを備える。 - 特許庁

A calculation circuit 2 comprises a sample hold 21, an adder 22, a subtractor 23, a sub A/D converter 24, and a sub D/A converter 25.例文帳に追加

演算回路２は、サンプルホールド部２１と、加算部２２と、減算部２３と、サブＡ／Ｄコンバータ２４と、サブＤ／Ａコンバータ２５とを含む。 - 特許庁

An adder/subtractor section 124C conducts dark correction, by using a dark correction value corresponding to the current charge accumulation time selected by a selection section 124B.例文帳に追加

選択部124Bで選択された現在の電荷蓄積時間に対応する暗補正値を用いて加減算部124Cで暗補正が行われる。 - 特許庁

An adder 24L mutually adds output signals from respective multipliers 23L1 to 23L6 and outputs an added signal to a subtractor 10 as a signal SLp.例文帳に追加

加算器２４Ｌでは、乗算器２３Ｌ_1 〜２３Ｌ_6 からの出力信号が加算され、ＳＬｐ信号として、減算器１０へ供給される。 - 特許庁

A plurality of integrators 1 to 5 sequentially receive an output of the adder 11 via a subtractor 12 and a plurality of integrator outputs are obtained.例文帳に追加

加算器１１の出力を減算器１２を介し、複数の積分器１〜５に順次入力し複数の積分出力を得る。 - 特許庁

The subtractor 61 output and the adder 53 output mθ+ψ are introduced to the phase adjustment part 49 and the amplitude adjustment part 57.例文帳に追加

この減算器６１出力及び加算器５３出力ｍθ＋ψは位相調整部４９及び振幅調整部５７に導入される。 - 特許庁

A scanning line current is detected by a detection resistor 1 and current detection data 8 are obtained by an adder/subtractor 5 and an A/Z converter 2.例文帳に追加

検出抵抗１により走査線電流を検出し、加減算器５とＡ／Ｄ変換器２により電流検出データ８が得られる。 - 特許庁

The circuit is configured with a small-sized digital IC, including an integrator such as a counter, a latch circuit, an adder/ subtractor, a digital/analog converter or the like to attain a small-sized simple configuration.例文帳に追加

この回路をカウンタ等の積分器、ラッチ回路、加減算器、Ｄ−Ａ変換器等の小形ディジタルＩＣで構成すれば、小形で簡易に構成できる。 - 特許庁

An adder 5 adds the low frequency component signals output from the nonlinear LPF 1 and the high/low frequency component signals output from the subtractor 4.例文帳に追加

加算器５は、非線形ＬＰＦ１より出力された低周波成分信号と減算器４より出力された高低周波成分信号とを加算する。 - 特許庁

An adder circuit 1 performs addition and a subtractor circuit 2 subtraction of two input signals A, B to obtain the sum signal A+B and the difference signal A-B.例文帳に追加

２つの入力信号Ａ，Ｂを加算回路１で加算し、同時に減算回路２で減算して、加算信号Ａ＋Ｂと減算信号Ａ−Ｂを得る。 - 特許庁

An adder 10 shifts a minimum value MIN on the basis of the correction amount and a subtractor 12 uses a minimum value MIN' to normalize the input data.例文帳に追加

加算器１０では、その補正量に基づいて最小値ＭＩＮがシフトされ、減算器１２において、最小値ＭＩＮ´を用いて入力データが正規化される。 - 特許庁

The subtractor 51 executes subtraction between an output signal of the current DAC circuit 16 and an output signal of the current source array 50 and provides an output to an adder 38.例文帳に追加

減算器５１は、カレントＤＡＣ回路１６の出力信号とカレントソースアレイ５０の出力信号とを減算して加算器３８に出力する。 - 特許庁

The phase adjustment part 49 calculates the phase adjustment value ψ on the basis of integration of differential values of subtractor 61 outputs sampled every π/2 of adder 53 outputs.例文帳に追加

位相調整部４９は加算器５３出力のπ／２毎にサンプリングされる減算器６１出力の微分値の積算に基づいて位相調整値ψを演算する。 - 特許庁

The negative resistance to be set by an adder/subtractor AD/SB is calculated, on the basis of the values above and the series resistance to provide a prescribed Q and the sweeping is stopped at the negative resistance value.例文帳に追加

これらの値と所定Ｑを与える直列抵抗値から、加減算器ＡＤ／ＳＢが設定すべき負性抵抗値を演算し、この値になった所で掃引を止める。 - 特許庁

In an imaging apparatus, a composite low-frequency cutoff filter 104 includes a first low-frequency cutoff filter 104, a second low-frequency cutoff filter 104b, and an adder-subtractor 120.例文帳に追加

撮像装置において、複合低域遮断フィルタ１０４は、第一の低域遮断フィルタ１０４ａと、第二の低域遮断フィルタ１０４ｂと、加減算器１２０とを備える。 - 特許庁

A subtractor 6a subtracts in advance channel data summed at a succeeding time slot on the basis of the result of calculation by the adder 3 to obtain sum data by one frame at all times.例文帳に追加

減算器６ａは加算器３の計算結果から次のタイムスロットで加算されるチャネルデータを予め減算し、常に１フレーム分の加算データが得られるようにする。 - 特許庁

The device further comprises an adder 302, which adds the output signals of the Wheatstone bridges; and a subtractor 303, which subtracts one of the output signals of the Wheatstone bridges from the other signal.例文帳に追加

また、両ホイートストーンブリッジの出力信号同士を加算する加算器３０２と、両ホイートストーンブリッジの出力信号同士を減算する減算器３０３とを備える。 - 特許庁

As a third step, a sample/hold element 4b obtains a first estimated value θ^_ef1 for current 0, and an adder/subtractor 12 obtains an estimated value Δθ^_e of error.例文帳に追加

第３のステップとして、サンプル／ホールド要素４ｂにより電流が０の第１の推定値θ＾_ｅｆ１を求め、加減算器１２により誤差の推定値Δθ＾_ｅを求める。 - 特許庁

Low-frequency image data is produced by an LPF1 from image data of inputted one frame, and high-frequency emphasized image data is produced by using a subtractor 2 and an adder 3.例文帳に追加

入力した１フレームの画像データから、ＬＰＦ１により低周波画像データを生成し、減算器２、加算器３を用いて高周波強調画像データを生成する。 - 特許庁

In an imaging device, a composite high-frequency cutoff filter 105 includes a first high-frequency cutoff filter 105a, a second high-frequency cutoff filter 105b and an adder-subtractor 108.例文帳に追加

撮像装置において、複合高域遮断フィルタ１０５は、第一の高域遮断フィルタ１０５ａと、第二の高域遮断フィルタ１０５ｂと、加減算器１０８とを備える。 - 特許庁

An adder circuit comprising switched capacitors 110a to 110c or a subtractor circuit comprising the switched capacitors allows for appropriate high-frequency video signal processing.例文帳に追加

スイッチト・キャパシタ回路１１０ａ〜１１０ｃを含む加算回路、又は、スイッチト・キャパシタ回路を含む減算回路、によって高周波のビデオ信号を適切に処理することができる。 - 特許庁

A control unit 1a of the motor comprises a skip operation section 11 that is a rotational speed command value updating section, a speed control unit 12, an adder/subtractor 121, an arithmetic section 13, and a motor control unit 7.例文帳に追加

モータの制御装置１ａは、回転速度指令値更新部であるスキップ動作部１１、速度制御部１２、加減算器１２１、演算部１３及びモータ制御部７を備える。 - 特許庁

In performing inter-picture encoding, a control part 100 controls the switching of a switch 103, so that an output of a motion compensation part 111 is output to a subtractor 102 and an adder 108.例文帳に追加

画面間符号化処理を行う場合、制御部１００がスイッチ１０３を切換制御し、動き補償部１１１の出力が減算器１０２および加算器１０８に出力される。 - 特許庁

An interlaced scanning image signal and an incoming interlaced scanning image signal which are delayed by 525 lines by field delay devices 2, 3 are added by an adder 4 and are subtracted by a subtractor 11.例文帳に追加

フィールド遅延器２と３で５２５ライン遅延された飛越し走査画像信号と入来飛越し走査画像信号は、加算器４で加算される一方、減算器１１で減算される。 - 特許庁

To provide a floating-point adder/subtractor of three-term input allowing acquisition of the same result as the case of performing rounding after calculation with infinite accuracy in an arithmetic process.例文帳に追加

演算過程で無限の精度をもって演算した後丸めを行った場合と同一の結果を得ることができる３項入力の浮動小数点加減算器を提供する。 - 特許庁