「array cell」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

The word line RWL0 for reference cell is a word line activated when a memory array normal word line MWL being not a redundant line of a memory array MA is selected.例文帳に追加

リファレンスセル用ワード線ＲＷＬ０は、メモリアレイＭＡの冗長でないメモリアレイ通常ワード線ＭＷＬが選択された場合に活性化するワード線とする。 - 特許庁

FLOATING GATE HAVING BURIED BIT LINE AND RAISED SOURCE LINE, SELF-ALIGNMENT METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF MEMORY CELL, AND MEMORY ARRAY FORMED BY THAT METHOD例文帳に追加

埋め込みビット線および上昇されたソース線を持つ浮遊ゲート・メモリセルの半導体メモリ配列を形成するセルフアライメント方法及びその方法により製造されたメモリ配列 - 特許庁

To provide a programmable reference used to identify a state of an array cell in a multi-density or low voltage supply flash EEPROM memory array.例文帳に追加

多密度または低電圧源一括消去型ＥＥＰＲＯＭメモリアレイにおけるアレイセルの状態を認識するのに用いられるプログラム可能基準を提供する。 - 特許庁

This semiconductor storage device includes a plurality of memory cell array blocks 32, and an array area 30 connected to a data I/O lines 41 amounting to k lines (k is a natural number).例文帳に追加

半導体記憶装置は複数のメモリセルアレイブロック３１を含むと共に、ｋ本（ｋは自然数）のデータ入出力線４１に接続されたアレイ領域３０を含む。 - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL HAVING VERTICAL CONTROL GATE SIDEWALL AND INSULATION SPACER, AND MEMORY ARRAY FORMED BY THE METHOD例文帳に追加

垂直制御ゲート側壁及び絶縁スペーサを有する浮動ゲートメモリセルの半導体メモリ配列を形成する自己整合方法とこれにより製造されたメモリ配列 - 特許庁

Common internal data lines 43 amounting to k+m lines (m is a natural number) are commonly arranged in the memory cell array blocks 31.例文帳に追加

メモリセルアレイブロック３１に共通にｋ＋ｍ本（ｍは自然数）の共通内部データ線４３が配設される。 - 特許庁

Thereby, the part area which is going to be protected by the memory cell array can be prevented from being written incorrect data.例文帳に追加

これにより、メモリセルアレイで保護しようとする一部領域に正しくないデータが書込まれることを防止しうる。 - 特許庁

A memory cell array 11 includes a bit line BL (BLT or BLN) to which a plurality of memory cells 21 are connected.例文帳に追加

メモリセルアレイ１１は、複数のメモリセル２１が接続されたビット線ＢＬ（ＢＬＴ又はＢＬＮ）を有する。 - 特許庁

To provide a semiconductor memory device capable of suppressing write disturbance without increasing area of a cell array.例文帳に追加

セルアレイ面積を増大させることなく、書き込みディスターブを抑制可能な半導体記憶装置を提供する。 - 特許庁

In a memory cell array 1, a plurality of memory cells connected to word lines and bit lines are disposed in a matrix form.例文帳に追加

メモリセルアレイ１には、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁

To solve the problem of an AND memory cell array such that variations in the source resistance fluctuates reading current, to make memory transistors liable to malfunction.例文帳に追加

ＡＮＤ型メモリセルアレイにおいて、ソース抵抗のバラツキが読み出し電流を変化させ、誤動作しやすくなる。 - 特許庁

In a memory cell array 1, a plurality of memory cells connected to word lines and bit lines are arranged in a matrix.例文帳に追加

メモリセルアレイ１には、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁

In a memory cell array 2, a plurality of memory cells connected to word lines and bit lines are arranged in a matrix.例文帳に追加

メモリセルアレイ２には、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁

Individual internal data lines 45 amounting to k+m+n lines (n is a natural number) are arranged for every memory cell array block 31.例文帳に追加

メモリセルアレイブロック３１毎にｋ＋ｍ＋ｎ本（ｎは自然数）の個別内部データ線４５が配設される。 - 特許庁

The correlation value operating device is composed of a DRAM memory cell array 10, a word line driver 12 and a sense amplifier 14.例文帳に追加

相関値演算装置は、ＤＲＡＭメモリセルアレイ１０と、ワード線ドライバ１２と、センスアンプ１４とで構成される。 - 特許庁

Each port outputs an address signal selecting and indicating arbitrary memory cell of a memory array 1 with its timing.例文帳に追加

各ポートは、それぞれのタイミングでメモリアレイ１の任意のメモリセルを選択指示するアドレス信号を出力する。 - 特許庁

Therefore, a test pattern is given directly to the parity cell array and an incorporated self-test of a semiconductor memory can be performed.例文帳に追加

したがって、試験パターンをパリティセルアレイを直接与えて半導体メモリの組み込み自己検査を実施できる。 - 特許庁

To provide an embedded bit line type read/program nonvolatile memory cell and an array of the cells capable of achieving high density.例文帳に追加

高密度を実現できる埋込ビット線型読取り／プログラム不揮発性メモリセル及びアレイを提供する。 - 特許庁

A semiconductor memory includes word lines extending in a first direction, bit lines extending in a second direction and a memory cell array.例文帳に追加

メモリは、第１の方向に延伸するワード線と、第２の方向に延伸するビット線と、メモリセルアレイとを備える。 - 特許庁

A plurality of memory cells connected to word lines and to bit lines are arranged in a memory cell array 1 like a matrix.例文帳に追加

メモリセルアレイ１にはワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁

To solve a problem relating a SDT junction having a defect in a memory array of a resistive cell intersection.例文帳に追加

抵抗性セル交差点メモリアレイにおける欠陥のあるＳＤＴ接合に関連した問題を克服すること。 - 特許庁

To provide a semiconductor memory device in which delay in access time and/or area of memory cell array can be reduced.例文帳に追加

アクセス時間の遅延及び／或いはメモリセルアレイ面積を減少させうる半導体メモリデバイスを提供する。 - 特許庁

An array includes cells, each cell 16 has a bottom gate amorphous silicon thin film transistor (a-Si TFT) 20.例文帳に追加

アレイはセルを含み、各セル１６が底部ゲートアモルファスシリコン薄膜トランジスタ（ａ−ＳｉＴＦＴ）２０を有する。 - 特許庁

The solar cell array A is formed similar to the hipped roof 11 into a good appearance.例文帳に追加

太陽電池アレイＡが、寄棟屋根１１と相似形をなすようになり、良好な外観を確保することができる。 - 特許庁

A memory cell array is refreshed based on the external signal supplied through terminals and the refresh information.例文帳に追加

メモリセルアレイは、端子を介して供給される外部信号とリフレッシュ情報とに基づいて、リフレッシュが行われる。 - 特許庁

An interlayer dielectric is formed on the memory cell array, and the metal bit line 212 is embedded therein.例文帳に追加

メモリセルアレイ上には層間絶縁膜が形成されており、金属ビット線２１２は、それに埋め込み形成されている。 - 特許庁

Each of memory cells in a memory cell array 100 holds n bit data corresponding to 2^n threshold levels.例文帳に追加

メモリセルアレイ１００中のメモリセルの各々は、２^n個のしきい値レベルに対応してｎビットのデータを保持できる。 - 特許庁

A memory cell array is constituted of two sub-arrays 17i, 17j which can perform independently activation.例文帳に追加

メモリセルアレイは、独立して活性化を行うことができる２つのサブアレイ１７ｉ、１７ｊにより構成されている。 - 特許庁

In other words, in the semiconductor storage device, the driver circuit and the memory cell array are provided overlapping with each other.例文帳に追加

すなわち、当該半導体記憶装置においては、駆動回路と、メモリセルアレイとが重畳して設けられる。 - 特許庁

The expected value generating circuit 12 generates an expected value when the outside of an address space of the memory cell array 11 is accessed.例文帳に追加

期待値生成回路１２は、メモリセルアレイ１１のアドレス空間外がアクセスされた時に、期待値を生成する。 - 特許庁

To reduce dependency of threshold voltage of a memory cell of an AG_AND type flash memory for a place in an array.例文帳に追加

ＡＧ＿ＡＮＤ型フラッシュメモリのメモリセルのしきい値電圧のアレイ内場所に対する依存性を低減する。 - 特許庁

This semiconductor storage device includes: a memory cell array; a plurality of sense amplifiers; and a timing generation circuit.例文帳に追加

実施形態によれば、半導体記憶装置は、メモリセルアレイと、複数のセンスアンプと、タイミング生成回路と、を有する。 - 特許庁

The plurality of signal-line drawing portions are arranged around the memory cell array and are connected to the plurality of signal lines.例文帳に追加

複数の信号線引き出し部は、メモリセルアレイの周辺に配され、複数の信号線に接続されている。 - 特許庁

In the memory array 54, channels of each memory cell are formed in the vertical direction and capacity increase by the small area is attained.例文帳に追加

メモリアレイ５４は、各メモリセルのチャネルが縦方向に形成され、小面積での大容量化が図られている。 - 特許庁

The memory cell is used in a NAND array where the memory operations are controlled by voltages on the word lines and column selectors.例文帳に追加

メモリ・セルは、メモリ操作がワード線及び列セレクタの電圧によって制御されるＮＡＮＤアレーで使用される。 - 特許庁

As the bit lines and the control gate lines of the memory array are orthogonal, they can be erased with a cell unit.例文帳に追加

メモリ・アレーのビット線及びコントロール・ゲート線は直交しているので、セル単位で消去することができる。 - 特許庁

The signal control part arranged at one end side of a cell array column performs input and output of a signal to and from the global line.例文帳に追加

セルアレイの列の一端側に配置された信号制御部は、グローバル線に信号を入出力する。 - 特許庁

The built-in memory can be initialized in a short time by specifying simultaneously plural words for a memory cell array 5.例文帳に追加

メモリセルにアレイ５に対して、複数ワードを同時に指定することにより、内蔵メモリを短時間で初期化できる。 - 特許庁

Data of each bit read out simultaneously from a memory cell array MSA is amplified to a logical level by data amplifiers DA0 to DA7.例文帳に追加

メモリセルアレイＭＳＡから同時に読み出した各ビットのデータをデータアンプＤＡ0〜ＤＡ7で論理レベルに増幅する。 - 特許庁

This nonvolatile semiconductor memory device has a regular cell array 200 in which a plurality of twin memory cells 100 are arranged.例文帳に追加

不揮発性半導体記憶装置は、ツインメモリセル１００を複数配列したレギュラーセルアレイ２００を有する。 - 特許庁

A memory cell array 1 is divided into two banks of BANK1 and BANK2 for performing dual operation.例文帳に追加

メモリセルアレイ１は、デュアルオペレーション動作を行わせるために二つのバンクＢＡＮＫ１とＢＡＮＫ２に分割される。 - 特許庁

To provide a memory cell of a high speed/low voltage DRAM running under a voltage of 1 V or lower and array peripheral circuits thereof.例文帳に追加

１Ｖ以下で動作する高速・低電圧ＤＲＡＭ用のメモリセル及び、アレー周辺回路を提供する。 - 特許庁

To form a memory cell array by using a self-aligning technique in a split type nonvolatile memory having a floating gate.例文帳に追加

フローティングゲートを有するスプリット型不揮発性メモリにおいて、自己整合手法によりメモリセルアレイを形成する。 - 特許庁

A pair of bit lines BL and bBL of a memory cell array 1 are connected to a sense amplification circuit 2 via a transfer gate 4.例文帳に追加

メモリセルアレイ１のビット線対ＢＬ，ｂＢＬはトランスファゲート４を介してセンスアンプ回路２に接続される。 - 特許庁

For example, when a surplus address is inputted to a memory cell array 11, it is detected by a decoder 22 for test.例文帳に追加

たとえば、メモリセルアレイ１１の余剰なアドレスが入力されると、それをテスト用デコーダ２２で検出する。 - 特許庁