「array cell」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

Data is read out from all the memory cells MC of the memory cell array 1 via a read/write circuit 7.例文帳に追加

リード／ライト回路７を介してメモリセルアレイ１の全てのメモリセルＭＣからデータが読み出される。 - 特許庁

The memory cell array stores the 1st and 2nd data transmitted through the 1st and 2nd paths.例文帳に追加

メモリセルアレイは、第１及び第２経路を通じて伝送された第１及び第２データを保存する。 - 特許庁

A row decoder section 21 is provided adjacent to the memory array cell 11 in the semiconductor memory.例文帳に追加

また、半導体記憶装置には、メモリセルアレイ１１に隣接してロウデコーダ部２１が設けられている。 - 特許庁

The intermediate storage apparatus (4) has a cell array (10), and addressing and selector circuits (11 to 14).例文帳に追加

中間記憶装置（４）は、セルアレイ（１０）とアドレッシングおよびセレクタ回路（１１〜１４）を有する。 - 特許庁

The memory cell array comprises a plurality of memory blocks 100-2, 101-2, 102-3, 103-2.例文帳に追加

上記メモリセルアレイは、複数のメモリブロック（１００−２，１０１−２，１０２−３，１０３−２）を含む。 - 特許庁

In addition, the creation of the cell array fulfilling the above condition improves the design accuracy.例文帳に追加

また、上記条件を満たしたセルアレーを作成することにより、設計精度を向上できる。 - 特許庁

MEMORY CELL ARRAY COMPRISING FERROELECTRIC CAPACITOR, MANUFACTURING METHOD THEREOF, AND FERROELECTRICS MEMORY DEVICE例文帳に追加

強誘電体キャパシタを有するメモリセルアレイおよびその製造方法並びに強誘電体メモリ装置 - 特許庁

To provide a method of manufacturing a memory cell array which is capable of improving characteristics of a ferroelectric capacitor.例文帳に追加

強誘電体キャパシタの特性が向上できるメモリセルアレイの製造方法を提供する。 - 特許庁

A main memory cell array 6 is constituted of a plurality of main memory cells for recording an input information.例文帳に追加

主メモリセルアレイ６は入力された情報を記録する複数の主メモリセルで構成される。 - 特許庁

A memory cell array 1 is constituted by arranging a memory cell MC of a current pull-in type at an intersection part of a bit line BL and a word line WL.例文帳に追加

メモリセルアレイ１はビット線ＢＬとワード線ＷＬの交差部に電流引き込み型のメモリセルＭＣを配置して構成される。 - 特許庁

To provide a memory device, a memory cell, a memory cell array and electronic equipment which have high reliability, by correctly controlling a resistance value of a memory layer.例文帳に追加

メモリ層の抵抗値を正確に制御することにより、信頼性の高いメモリ素子、メモリセル、メモリセルアレイ、及び電子機器を提供する。 - 特許庁

SOLAR CELL MODULE, SOLAR CELL ARRAY AND PHOTOVOLTAIC POWER GENERATOR EMPLOYING IT, AND MANUFACTURE AND INSTALLATION THEREOF例文帳に追加

太陽電池モジュ—ル、それを用いた太陽電池アレイ及び太陽光発電装置、並びに太陽電池モジュ—ルの製造方法及び設置方法 - 特許庁

To enable parallel write for a plurality of memory cells one memory cell row of a VG type memory cell array and to shorten a whole programming time.例文帳に追加

ＶＧ型メモリセルアレイの１つのメモリセル行内の複数のメモリセルへの並列書き込みを可能とし、かつ総プログラム時間を短縮する。 - 特許庁

The memory cell array 1 is provided with a plurality of memory cell M00-, arranged in a matrix state and plurality of word lines WORD_0 and so on.例文帳に追加

メモリセルアレイ１は、行列状に配列された複数の不揮発性メモリセルＭ００〜と、複数のワード線ＷＯＲＤ＿０〜とを備える。 - 特許庁

The work line RWL1 for reference cell is a word line activated when a memory cell array redundant word line ReWL is selected.例文帳に追加

一方、リファレンスセル用ＲＷＬ１はメモリアレイ冗長ワード線ＲｅＷＬが選択された場合に活性化するワード線とする。 - 特許庁

Memory cell power source wirings LMG11-LMG24 for supplying a ground potential are provided corresponding to each column of a normal memory cell array.例文帳に追加

正規メモリセルアレイの各列に対応して、接地電位を供給するためのメモリセル電源配線ＬＭＧ１１〜ＬＭＧ２４が設けられる。 - 特許庁

The sense amplifier is connected to the memory cell array through a bit line, and senses and amplifies data of a selected memory cell connected to the selected word line.例文帳に追加

センスアンプはビットラインを介してメモリセルアレイと接続され、選択されたワードラインに接続されたメモリセルのデータを感知増幅する。 - 特許庁

Then a cell array number (m) and the cell group code A2 are used to calculate the address of (m)th audio data from the head address a2.例文帳に追加

そして、セル配列番号ｍとセルグループコードＡ２を用いて、先頭アドレスａ２からｍ番目の音声データのアドレスを算出する。 - 特許庁

A BIST circuit 100 detects the defective memory cell by conducting an operation test of a memory cell array 30 when the power source is turned on.例文帳に追加

ＢＩＳＴ回路１００は、電源起動時においててメモリセルアレイ３０に対して動作テストを実行し欠陥メモリセルを検出する。 - 特許庁

In one performing example of the system, the base station of the micro cell has a two-dimensional(2D) antenna array coexisting with the antenna of the macro cell.例文帳に追加

本発明の一実施例においては、マイクロセルの基地局は、マクロセルのアンテナと共存する二次元（２Ｄ）のアンテナアレイを有する。 - 特許庁

An architecture and a method are provided for implementing a non-strobed operation on an array cell within a memory array in which a reference unit is provided for emulating the response of an array cell during a desired operation, for example, read, program verify, erase verify, or other types of read operations.例文帳に追加

所望の動作、例えば読出し、プログラム検査、消去検査、あるいは、他のタイプの読出し動作の間に、アレイセルの応答をエミュレートする基準ユニットが提供される、メモリアレイ内のアレイセル上で非ストローブ動作を実施するアーキテクチャおよび方法。 - 特許庁

The mobile telephone 15 converts a code of the received array pattern data into a bright cell or dark cell, whereby the array pattern data is displayed as an information code image on an LCD 22.例文帳に追加

携帯電話機１５は、自動振込端末１から受信した配列パターンデータの符号を明セル或いは暗セルに変換することによって、配列パターンデータを情報コード画像としてＬＣＤ２２に表示する。 - 特許庁

At each bit of a circuit cell array, a rectangular output electrode (pad) 8N of its own driver output YN is formed at the shortest adjacent region of each stage 7N of the driver circuit part 7 in each bit of the circuit cell array.例文帳に追加

各ビットの信号電極８_1 〜８_N はドライバ回路部に隣接した中心線Ｌ_1 に沿うＸ方向帯状領域３３に形成され、出力電極８_i+1 〜８_N は千鳥状に配列されている。 - 特許庁

When the number of lateral rows of the modules SM arranged in a vertical direction is odd, an array AL6 is formed of an intermediate lateral row of solar cell modules SM, and the array AL6 and AL1 to AL5 composed of two rows of solar cell modules SM are connected together in parallel.例文帳に追加

前記設置段数が奇数の場合は、丁度中間の段１段分のＳＭでアレイＡＬ６を形成して、前記２段分を接続した複数のＡＬ１〜５と並列接続する。 - 特許庁

To provide a resistance change type memory cell array with a three-dimensional cross-point structure, achieving a structure depending on characteristics (low power consumption, and switching yield improvement, and the like) required for the memory cell array.例文帳に追加

メモリセルアレイとして要求される特性（低消費電力化，スイッチング歩留まり向上）に応じた構造を実現することができる三次元クロスポイント構造の抵抗変化型メモリセルアレイを提供する。 - 特許庁

The storage device includes: a nonvolatile memory cell array; and a memory control circuit executing data write into and data read from the memory cell array in access units of N bits (N is a prescribed integer of 2 or above).例文帳に追加

記憶装置は、不揮発性のメモリーセルアレイと、Ｎビット（Ｎは２以上の所定の整数）のアクセス単位でメモリーセルアレイのデータ書き込みとデータ読み出しを実行するメモリー制御回路と、を備える。 - 特許庁

Since each of the nonvolatile memory elements in the memory cell array 102 has memory-function films on both sides of a gate electrode, the gate insulating film can be thin for the miniaturization to shrink the circuit area of the memory cell array 102.例文帳に追加

メモリセルアレイ１０２の不揮発性メモリ素子は、ゲート電極の両側にメモリ機能膜を有するので、ゲート絶縁膜を薄くして微細化を行なって、メモリセルアレイ１０２の回路面積を縮小できる。 - 特許庁

The regular data and the parity data are exchanged with each other by a a switch circuit SW, so that the regular data can be written to the parity cell array PCA and the parity data can be written to the regular cell array CA1.例文帳に追加

スイッチ回路ＳＷにより、レギュラーデータとパリティデータとを互いに入れ替えることで、レギュラーデータをパリティセルアレイＰＣＡに書き込み、パリティデータをレギュラーセルアレイＣＡ１に書き込むことができる。 - 特許庁

An SRAM macro 100 includes the normal operation mode for allowing an access to a plurality of memory cell array blocks and the power-down mode for floating bit lines BL and /BL of the plurality of memory cell array blocks.例文帳に追加

ＳＲＡＭマクロ１００は、複数のメモリセルアレイブロックに対してアクセスが可能な通常動作モードと、複数のメモリセルアレイブロックのビットラインＢＬ，／ＢＬをフローティングにするパワーダウンモードを備える。 - 特許庁

At the last, when a memory cell in the memory array is defective as a result of the discrimination process in a replacement process S 60, it is replaced by a nondefective redundant memory cell in the redundant memory array.例文帳に追加

最後に、置換工程Ｓ６０において、判定工程の判定結果により、メモリアレイ中のメモリセルが不良品のときには、冗長メモリアレイ中の良品の冗長メモリセルに置き換える。 - 特許庁

A DRAM 121 in which a semiconductor integrated circuit is incorporated in a chip is provided with a redundant memory cell array 123 for monitoring a refresh-time other than a regular memory cell array 122 storing actual data.例文帳に追加

半導体集積回路がチップ内に内蔵するＤＲＡＭ１２１に、実際のデータをストアする正規メモリセルアレイ１２２以外にリフレッシュ時間をモニタするための冗長メモリセルアレイ１２３を設ける。 - 特許庁

A capacity load means connects the output terminal of the power supply circuit 113 to the decoder of the main body memory cell array 101 when the power supply circuit 113 supplies power to the ROM memory cell array 104.例文帳に追加

容量負荷手段は、電源回路１１３がＲＯＭメモリセルアレイ１０４に電力を供給する時に本体メモリセルアレイ１０１のデコーダに電源回路１１３の出力端子を接続する。 - 特許庁

A semiconductor storage device comprises a memory cell array provided on a semiconductor substrate and including a plurality of memory cells storing data, and a peripheral circuit part provided on the semiconductor substrate and controlling the memory cell array.例文帳に追加

半導体記憶装置は、半導体基板上に設けられデータを記憶する複数のメモリセルを含むメモリセルアレイと、半導体基板上に設けられメモリセルアレイを制御する周辺回路部とを備えている。 - 特許庁

A nonvolatile semiconductor memory device 1 includes a memory cell array 10 having a plurality of memory cells capable of storing multiple bits, a plurality of bit lines connected to the memory cell array 10, and a control circuit 19.例文帳に追加

不揮発性半導体記憶装置１は、複数ビットを記憶可能なメモリセルを複数個有するメモリセルアレイ１０と、メモリセルアレイ１０に接続された複数のビット線と、制御回路１９とを含む。 - 特許庁

The plurality of parameters include the first parameter P1 for reading the first content C1 from the memory cell array 4 and the second parameter P2 for reading the second content C2 from the memory cell array 4.例文帳に追加

複数のパラメータには、メモリセルアレイ４から第１のコンテンツＣ１を読み出すための第１のパラメータＰ１と、メモリセルアレイ４から第２のコンテンツＣ２を読み出すための第２のパラメータＰ２とが含まれる。 - 特許庁

In a SRAM, a PCEQH circuit 4 is arranged in a memory cell array (region A) as a first pre-charge section, and a PCEQ circuit 1 is arranged at a border region of a memory cell array as a second pre-charge section.例文帳に追加

ＳＲＡＭは、ＰＣＥＱＨ回路４が第１のプリチャージ部として、メモリセルアレイ内（領域Ａ）に配置され、ＰＣＥＱ回路１が第２のプリチャージ部として、メモリセルアレイの境界領域に配置される。 - 特許庁

To eliminate effects of an output of a photo diode cell which is not used for measuring given to a measuring circuit even when a switch array is disposed close to a photo diode array.例文帳に追加

フォトダイオードアレイの近傍にスイッチアレイを配置しても、計測に用いないフォトダイオードセルの出力が計測回路に与える影響をなくす。 - 特許庁

A memory cell array 1 formed of an array of memory cells MC each located between a word line WL and a bit line BL, and each including a variable resistor VR.例文帳に追加

メモリセルアレイ１は、ワード線ＷＬとビット線ＢＬとの間に配置され且つ可変抵抗素子ＶＲを含むメモリセルＭＣを配列してなる。 - 特許庁

To provide a method for operating (programming or erasure) bits of a memory cell in a memory array and reducing pulse operation of the array.例文帳に追加

メモリアレイ内のメモリセルのビットを操作（プログラミングまたは消去）するための、およびこのようなアレイのパルス操作を低減するための方法を提供すること。 - 特許庁

A solid state image sensor 10 comprises a light sensitive cell array including multiple light sensitive cells, and a spectral element array 100 including multiple spectral elements.例文帳に追加

固体撮像素子１０は、複数の光感知セルを含む光感知セルアレイと、複数の分光要素を含む分光要素アレイ１００とを備える。 - 特許庁

A magnetoresistive access memory (MRAM) cell array device which can realize a resistive intersection memory (RXPtM) device comprises a chip (i.e., substrate) in which an array of the MRAM cells is formed.例文帳に追加

抵抗性交点メモリ（RXPtM）デバイスに具現化することが可能な磁気抵抗ランダムアクセスメモリ(MRAM)セルアレイデバイスは、MRAMセルのアレイが形成されるチップ（すなわち、基板）を含む。 - 特許庁

Namely, unit cell areas 25, 35 including the input/output circuits are disposed in an array shape to configure an I/O array (input/output area 24, 34).例文帳に追加

即ち、入出力回路を含む単位セル領域２５，３５をアレイ状に配列して、Ｉ／Ｏアレイ（入出力領域２４、３４）を構成している。 - 特許庁

To reduce inter-bit line noise and array noise, a sense amplifier area, and power consumption of an array during an operation without increasing a memory cell block size in an FRAM.例文帳に追加

ＦＲＡＭにおいて、メモリセルブロックサイズを大きくせずに、ビット線間ノイズとアレイノイズ、センスアンプ面積、動作時のアレイの消費電力を低減する。 - 特許庁

A 1st fusing circuit is composed of the flash cells sharing a bit line with the flash cell array, and controls the connection between the flash array and an external logic circuit.例文帳に追加

第１ヒュージング回路は、フラッシュセルアレイとビットラインを共有してフラッシュセルで構成され、フラッシュアレイと外部ロジック回路との連結を制御する。 - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL WITH PROTRUDING CONTROL GATE, AND MEMORY ARRAY MADE THEREBY例文帳に追加

部分的に突出するコントロールゲートを持つフローティングゲートメモリーセルの半導体メモリーアレーを形成する自己整列方法及びそれによって作られたメモリーアレー - 特許庁