「array cell」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

To avoid a resistance delay in a selected gate region and a peripheral circuit region while miniaturizing a memory cell array region and perform a gate processing of the memory cell array region, the selected gate region, and the peripheral circuit region simultaneously.例文帳に追加

メモリセルアレイ領域の微細化を図りつつ選択ゲート領域及び周辺回路領域における抵抗遅延を回避し、かつメモリセルアレイ領域と選択ゲート領域と周辺回路領域とのゲート加工を同時に行う。 - 特許庁

To provide a nonvolatile semiconductor memory apparatus in which a region requiring high speed reading and a region requiring large capacity can be achieved with one memory cell array without reducing use efficiency of the memory cell array.例文帳に追加

高速読み出しが要求される領域と大容量が要求される領域をメモリセルアレイの使用効率を低下させることなく１つのメモリセルアレイで実現することが可能な不揮発性半導体記憶装置を提供する。 - 特許庁

A data read means detects whether an address signal inputted from the outside coincides with the address stored in the first PROM cell array, and reads a corresponding data group from the second PROM cell array when the address signal coincides with the address.例文帳に追加

データ読み出し手段は、外部より入力されたアドレス信号が、第１のＰＲＯＭセルアレイに記憶されるアドレスと一致するか否かを検出し、一致した場合には第２のＰＲＯＭセルアレイより対応するデータ群を読み出す。 - 特許庁

The ferroelectric memory 1000 of this invention is provided with a sheet-like device 100 having a memory cell array 102 including a ferroelectric capacitor 20 and a circuit part 104 including a thin film transistor formed above the memory cell array 102.例文帳に追加

本発明の強誘電体メモリ１０００は、強誘電体キャパシタ２０を含むメモリセルアレイ１０２と、前記メモリセルアレイ１０２の上方に形成された薄膜トランジスタを含む回路部１０４と、を有するシート状デバイス１００を含む。 - 特許庁

The memory device has a memory cell array having a plurality of memory unit regions selected by an address, a plurality of input/output terminals, and input/output units provided between the memory cell array and the plurality of input/output terminals.例文帳に追加

メモリ装置は，アドレスにより選択される複数のメモリ単位領域を有するメモリセルアレイと，複数の入出力端子と，メモリセルアレイと複数の入出力端子との間に設けられる入出力ユニットとを有する。 - 特許庁

To avoid a resistance delay in a selective gate region and a peripheral circuit region while miniaturizing a memory cell array region, and to form simultaneously gates in the memory cell array region, the selective gate region and the peripheral circuit region.例文帳に追加

メモリセルアレイ領域の微細化を図りつつ選択ゲート領域及び周辺回路領域における抵抗遅延を回避し、かつメモリセルアレイ領域と選択ゲート領域と周辺回路領域とのゲート加工を同時に行う。 - 特許庁

In layout structure of the semiconductor memory apparatus 100, a memory cell array 1 is held between the input buffer circuit 5 and the output buffer circuit 6 and the bypass line passes through the memory cell array 1, in a flat view.例文帳に追加

半導体記憶装置１００のレイアウト構造では、平面視上、メモリセルアレイ１は入力バッファ回路５と出力バッファ回路６とに挟まれて配置されており、バイパス線はメモリセルアレイ１間を通って配置されている。 - 特許庁

Thereby, at read-out, potentials of the word line RWL0 for reference cell (or word line RWL1 for reference cell) and the memory array normal word line MWL (or memory array redundant word line ReWL) are made rise synchronously with each other.例文帳に追加

これによって、データの読み出し時に、リファレンスセル用ワード線ＲＷＬ０（またはリファレンスセル用ワード線ＲＷＬ１）とメモリアレイ通常ワード線ＭＷＬ（またはメモリアレイ通常ワード線ＲｅＷＬ）との電位が同期して立上がる。 - 特許庁

When write-in is performed for a flash memory divided into plural memory cell array block, occurrence of drain-disturb is suppressed by equalizing the gate voltage and the source voltage of a memory cell array block, to which write-in is not performed, to the drain voltage.例文帳に追加

複数メモリセルアレイブロックに分割されたフラッシュメモリに書き込みを行う場合、書き込みを行わないメモリセルアレイブロックのゲート電圧、ソース電圧の条件をドレイン電圧と同電位にすることで、ドレインディスターブの発生を抑制する。 - 特許庁

A control signal supplied to a cell array selection transistor, a sense amplifier bit line pre-charge transistor, and their gates is set so that potential variation applied to a pair of cell array bit lines is canceled when a state of each transistor is caused to transition.例文帳に追加

セルアレイ選択トランジスタとセンスアンプビット線プリチャージトランジスタとそれらのゲートに供給される制御信号は、各トランジスタの状態が遷移する時にセルアレイビット線対に及ぼす電位変動を相殺するように設定されている。 - 特許庁

A first control signal CS1 for activating a first memory device 10, and a command signal CMD, an address signal ADD, and a data signal DAT for performing access to the memory cell array 100 are input to a first memory device 10 having a memory cell array 100.例文帳に追加

メモリセルアレイ１００を有する第１メモリ装置１０に、第１メモリ装置１０を活性化するための第１制御信号CS1、メモリセルアレイ１００にアクセスするためのコマンド信号CMD、アドレス信号ADD、及びデータ信号DATを入力する。 - 特許庁

An image pickup element is equipped with a C-MOS switch array 13 which performs photoelectric conversion for the narrow-field range and a CCD cell array 10 which is arranged at the periphery of the C-MOS switch array 13 and performs photoelectric conversion for the wide-field range together with the C-MOS switch array 13.例文帳に追加

撮像素子は狭視野範囲用の光電変換を行うＣ−ＭＯＳスイッチアレイ１３と、このＣ−ＭＯＳスイッチアレイ１３の周囲に配置されＣ−ＭＯＳスイッチアレイ１３と一緒に広視野範囲用の光電変換を行うＣＣＤセルアレイ１０とを備える。 - 特許庁

To provide an array excellent in sensitivity and reproducibility by examining an array cleaning method for removing nonspecific adsorbed matter adsorbed to array surface in assaying a cell extract liquid using an array with a physiologically active substance immobilized on the surface of a solid-phase substrate.例文帳に追加

本発明の目的は、生理活性物質を固相基板表面に固定したアレイで、細胞抽出液を測定する際、アレイ表面に吸着する非特異的吸着物質を取り除く為のアレイ洗浄方法を検討し、感度や再現性に優れたアレイを提供することにある。 - 特許庁

A memory cell in the memory cell array is provided with a floating gate type cell transistor CT for storing charges in a floating gate to store data, and a selection gate transistor having a drain connected to the source of the cell transistor and a source connected to a source line SL.例文帳に追加

上記メモリセルアレイ中のメモリセルは、フローティングゲートに電荷を蓄積してデータを記憶するフローティングゲート型のセルトランジスタＣＴと、ドレインが上記セルトランジスタのソースに接続され、ソースがソース線ＳＬに接続された選択ゲートトランジスタとを有する。 - 特許庁

The switching circuit selects the redundancy bit line to which a corresponding spare ferroelectric cell is connected instead of a bit line to which the replaced ferroelectric cell is connected when the replaced ferroelectric cell in the main cell array is selected.例文帳に追加

上記切替回路は、メインセルアレイ中の置き換えた強誘電体セルが選択されたときに、この置き換えた強誘電体セルが接続されたビット線に代えて、対応するスペアの強誘電体セルが接続されたリダンダンシビット線を選択する。 - 特許庁

The refresh control part is provided with a target memory cell group setting part for setting a portion of the target memory cell group in the memory cell array, a refresh address generating part for sequentially generating a plurality of refresh addresses that can designate all memory cells in the memory cell array, and a refresh address determining part for determining whether an attention refresh address designates the target memory cell group.例文帳に追加

リフレッシュ制御部は、メモリセルアレイ内の一部の対象メモリセル群を設定するための対象メモリセル群設定部と、メモリセルアレイ内のすべてのメモリセルを指定可能な複数のリフレッシュアドレスを順次発生させるリフレッシュアドレス発生部と、注目リフレッシュアドレスが対象メモリセル群を指定しているか否かを判定するためのリフレッシュアドレス判定部と、を備える。 - 特許庁

A semiconductor memory array of floating gate memory cell is formed on a semiconductor basic body along with an interlaced strap region in that array and a peripheral region contiguous to that array and containing a related logic device.例文帳に追加

本発明は、半導体基体上に、フローティングゲートメモリセルの半導体メモリアレーを、そのアレー内にインターレースされたストラップ領域、及びそのアレーに隣接し関連論理デバイスを収容するための周囲領域と共に形成する方法に係る。 - 特許庁

To provide a semiconductor memory array device and a manufacturing method thereof, where the memory array device is capable of carrying out a read-out operation stably by a method wherein a means that is independent of the state of an adjacent EEPROM cell when the memory array device is kept in a read-out operation is provided.例文帳に追加

読み出し動作時に、隣接ＥＥＥＰＲＯＭセルの状態に依存しない手段を講じることにより、安定した読み出し動作を実現する半導体メモリアレイ装置およびその製造方法を提供する。 - 特許庁

The module is provided with a solar cell array formed by connecting a solar cell string consisting of a plurality of solar cells 6 which are electrically connected by interconnectors 5 to bus bars 7, a transparent silicone resin 3 which is formed and laminated to cover whole upper and lower faces of the solar cell array and to include the solar cell array, and a flexible transparent cover board 4 formed just above the transparent silicone resin 3.例文帳に追加

インターコネクタ５によって電気的に接続された複数の太陽電池セル６を含む太陽電池ストリングを、バスバー７に接続して形成された太陽電池アレイと、この太陽電池アレイの上下面全面を覆うとともに、太陽電池アレイを内包するように形成され、かつラミネートされた、透明シリコン樹脂３と、透明シリコン樹脂３の直上に形成された可撓性透明カバー板４とを備える。 - 特許庁

(2) In a second self-discharge step, an initial voltage of standing being a cell voltage at the time of leaving the cell array 200 to stand, is in the range of 3.4 to 3.8 V.例文帳に追加

（２）第２自己放電工程では、電池列２００の放置を開始するときの電池電圧値である放置開始電圧値を、３．４〜３．８Ｖの範囲内の値とする。 - 特許庁

To provide a long-lasting solar cell power source that can continuously generate power even in the shade by using power generated from a solar cell array.例文帳に追加

太陽電池アレイの発電出力を利用し、日陰に入っても連続して電力を発生できる電源装置を備えた長寿命な太陽電池電源を実現する。 - 特許庁

The number of division of the memory cell arrays Way0 and Way1 is same in a row direction, but in a column direction, that of the memory cell array Way0 is more than the other.例文帳に追加

メモリセルアレイＷａｙ０及びＷａｙ１の分割数は、ロウ方向において同一であるが、カラム方向においてメモリセルアレイＷａｙ０の方が多い。 - 特許庁

To solve such a problem that increment of a rewriting time and deterioration of reliability are caused by occurrence of variation of rewriting speed in accordance with a position of a memory cell in a nonvolatile memory cell array.例文帳に追加

不揮発性メモリセルアレイ内のメモリセル位置に応じて書き換え速度のばらつきが発生することで、書き換え時間の増大や、信頼性の悪化が起こる。 - 特許庁

In this way, the dispersion of the threshold values of each cell of a memory cell array can be suppressed, the controllability of this threshold distribution can be improved, and program speed can be improved.例文帳に追加

これにより、メモリセルアレイの各セルの閾値のばらつきを抑制でき、この閾値分布の制御性を向上でき、プログラム速度も向上できることを実験で確認できた。 - 特許庁

A bit line of a memory cell array 1 is provided with a page buffer 2 for holding data of one page to be written in a non-volatile memory cell selected by a page address signal.例文帳に追加

メモリセルアレイ１のビット線には、ページアドレス信号により選択される不揮発性メモリセルに書き込むべき１ページ分のデータを保持するためのページバッファ２が設けられる。 - 特許庁

The semiconductor memory has a memory cell array 110, a first selector 140, a second selector 150, a FIFO memory 160, and a deteriorated cell checker 170.例文帳に追加

半導体記憶装置は、メモリセルアレイ１１０と、第１の選択部１４０と、第２の選択部１５０と、ＦＩＦＯメモリ１６０と、劣化セル検査部１７０を備えている。 - 特許庁

Word line drive circuits (2R, 2L) are arranged face to face on both sides of a memory cell array (1) and word line drivers are alternately arranged to memory cell lines in each word line drive circuit.例文帳に追加

メモリセルアレイ（１）の両側にワード線ドライブ回路（２Ｒ，２Ｌ）を対向して配置し、各ワード線ドライブ回路には、ワード線ドライバをメモリセル行に対して交互に配置する。 - 特許庁

To provide such a technology for nonvolatile ferroelectric memory device that a high integration cell is embodied by sharing a plate line especially in a sub-cell array block unit.例文帳に追加

本発明は不揮発性強誘電体メモリ装置に関し、特にサブセルアレイブロック単位でプレートラインを共通に用い高集積セルが具現できるようにする技術を開示する。 - 特許庁

To make it possible to simply make the length of the bit line pair of a division cell array be the same among division cell arrays regardless of whether a redundant word line is included or not.例文帳に追加

分割セルアレイのビット線対の長さを、冗長ワード線を含む、含まないに関係なく、分割セルアレイ間で同じ長さにする事を簡単にできるようにする。 - 特許庁

A rearrangement wiring region for rearranging the array order of a takeout wire in the output signal of the subpixel driver cell is provided at the disposal region of the subpixel driver cell.例文帳に追加

そしてサブピクセルドライバセルの出力信号の取り出し線の配列順序を並び替えるための並び替え配線領域が、サブピクセルドライバセルの配置領域に設けられる。 - 特許庁

For this memory cell, a data register array 15 is provided inside a RAM provided with a memory cell group 1, and data corresponding to different ROW addresses are held simultaneously and accessed on a register.例文帳に追加

メモリセル群１を有するＲＡＭ内にデータレジスタアレイ１５を設け、同時に異なるＲＯＷアドレスに対応するデータを保持し、レジスタ上でアクセスすることを可能とする。 - 特許庁

In this gate array, a logic cell that configures a logical operation circuit and a program setting light receiving element for setting an arithmetic program to this logic cell are mounted on a planar chip.例文帳に追加

論理演算回路を構成するロジックセルと、このロジックセルに演算プログラムを設定するプログラム設定用受光素子とを平面状のチップ上に搭載したゲートアレイ。 - 特許庁

An address control circuit 33 couples the input bank selection address to the in-bank address and forms a memory-cell array address designating a certain position inside the memory-cell address 21.例文帳に追加

アドレス制御回路３３は入力されたバンク選択アドレスとバンク内アドレスとを結合して、メモリセルアレイ２１内の任意の位置を指定するメモリセルアレイアドレスを形成する。 - 特許庁

A memory cell array 1 is configured by disposing a memory cell MC including one pair of cross-connected inverters INV1 and INV2 at each intersection of word lines WL and bit lines BL, /BL.例文帳に追加

メモリセルアレイ１は、一対のインバータＩＮＶ１、ＩＮＶ２を交差接続してなるメモリセルＭＣをワード線ＷＬとビット線対ＢＬ、／ＢＬとの交点に配列してなる。 - 特許庁

The bipolar cell ( 31 ) further includes a second array ( 61 ) of bipolar transistors formed in the cell active region ( 33 ) and configured for a second function that is different from the first function.例文帳に追加

バイポーラ・セル（３１）は、さらにセル活性領域（３３）内に形成され、かつ第１機能とは異なる第２機能のために構成されたバイポーラ・トランジスタの第２アレイ（６１）を含む。 - 特許庁

A main parity generation circuit which generates parity data common to regular cell arrays according to the sub-parity data is arranged corresponding to the parity cell array and not arranged in a distributed manner.例文帳に追加

サブパリティデータに応じてレギュラーセルアレイに共通のパリティデータを生成するメインパリティ生成回路は、分散配置されることなく、パリティセルアレイに対応して配置される。 - 特許庁

In a memory cell array 1, a memory cell range being a unit of data erasion is made one block, and assembly of one block to plurality of blocks is made one core and the plurality of cores are arranged.例文帳に追加

メモリセルアレイ１は、データ消去の単位となるメモリセル範囲を１ブロックとし、１乃至複数のブロックの集合を１コアとして複数コアが配列される。 - 特許庁

In a memory cell array 1, a plurality of cores are arranged, wherein a memory cell range used as a unit for data erasure is made one block, and a set of one or a plurality of blocks is made one core.例文帳に追加

メモリセルアレイ１は、データ消去の単位となるメモリセル範囲を１ブロックとし、１乃至複数のブロックの集合を１コアとして複数コアが配列される。 - 特許庁

To disclose a method and an apparatus for inspecting leakage current characteristics of a dielectric film formed on a selected cell block in a cell array region of a semiconductor wafer.例文帳に追加

半導体基板のセルアレイ領域内で選択されたセルブロック上に形成された誘電膜の漏洩電流特性を検査するための方法及び装置が開示される。 - 特許庁

This semiconductor integrated circuit device is provided with a memory cell array MCA including a memory cell having a ferroelectric capacitor as a memory element having first and second electrodes.例文帳に追加

半導体集積回路装置は、第１電極と第２電極とを有する記憶素子としての強誘電体キャパシタを有するメモリセルを含んだメモリセルアレイＭＣＡを有する。 - 特許庁

To provide a microelectrode array device capable of measuring potential, at each cell with respect to the cells in a cell group, and to provide its manufacturing method and a bioassay method that uses the device.例文帳に追加

細胞群中の細胞について一細胞毎に電位を計測できる微小電極アレイデバイス、その製造方法及び該デバイスを用いたバイオアッセイ法を提供する。 - 特許庁

A data latch circuit 100 holds data read out from a memory cell group in a memory cell array 106 specified by a row address included in an address ADDU in a read-mode.例文帳に追加

データラッチ回路１１０は、リードモードにおいて、アドレスＡＤＤＵに含まれる行アドレスで指定されるメモリセルアレイ１０６内のメモリセル群から読み出されたデータを保持する。 - 特許庁

A sense amplifier circuit which reads out data from a memory cell by one bit line is located and laid out in a space formed between memory cell array so as to utilize its area effectively.例文帳に追加

メモリセルからのデータを１本のビット線により読み出すセンスアンプ回路をメモリセルアレイの中間にできるスペースに配置レイアウトすることで面積の有効活用が図られる。 - 特許庁

The word line decoder 103 changes the address of each memory cell constituting the memory cell array 101 by this information, and reverses a writing order at the time of writing operation.例文帳に追加

ワード線デコーダ１０３はこの情報によってメモリセルアレイ１０１を構成する各メモリセルのアドレスを変更し、書き込み動作時の書き込み順を反転させることができる。 - 特許庁

In this semiconductor memory device, a program memory cell block 30 for storing program data and a regular memory cell block 21 for storing ordinary data are arranged at the same memory array.例文帳に追加

この半導体装置では、プログラムデータを記憶するためのプログラムメモリセルブロック３０と、通常のデータを記憶するための正規メモリセルブロック２１とを同じメモリアレイに配置する。 - 特許庁