「array cell」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

The basic cell for designing a gate array or a standard cell integrated circuit has N and P wells arranged in checker board pattern wherein each well includes P and N devices.例文帳に追加

ゲートアレイまたはスタンダードセル集積回路設計のための基本セルは、チェッカー盤態様に編成されたＮおよびＰウェルを有し、各ウェルはそれぞれＰおよびＮデバイスを含む。 - 特許庁

A memory cell array includes a plurality of sense amplifiers, and is sectioned in a plurality of memory regions being input/output unit of data.例文帳に追加

メモリセルアレイは、複数のセンスアンプを含み、データの入出力単位である複数のメモリ領域に区画されている。 - 特許庁

Data for confirming erroneous read also is stored in a trimming parameter region 2 storing the trimming parameter in a memory cell array 1.例文帳に追加

メモリセルアレイ１においてトリミングパラメータを格納するトリミングパラメータ領域２に誤読出し確認用データも格納される。 - 特許庁

To shorten the time to detect fail bits by identifying the fail bit areas at high speed in the memory cell array of a NAND flash memory.例文帳に追加

NAND型フラッシュメモリにおいて、メモリセルアレイ中のフェイルビット箇所を高速に同定し、フェイルビット検知時間を短縮する。 - 特許庁

The memory circuit has a memory cell array in which a plurality of memory cells where "0" and "1" of binary data can be written are arranged.例文帳に追加

メモリ回路は、２値データ”０”及び”１”を書き込み可能なメモリセルが複数配置されたメモリセルアレイを含む構成とする。 - 特許庁

The nonvolatile semiconductor memory has a memory-cell array 4000 so constituted as to provide a plurality of memory cells 410 respectively in its row an column directions.例文帳に追加

行方向及び列方向に複数のメモリセル４１０が配設されて構成されたメモリセルアレイ４０００を有する。 - 特許庁

To provide a planar array fuel cell in which spaces between cells can be narrowed, while suppressing short-circuiting among the cells.例文帳に追加

セル同士の短絡を抑制しつつ、セルの間隔を狭めることのできる平面配列型の燃料電池を提供する。 - 特許庁

This device is provided with memory cell array 2-2 for main storage and a storage means 2-3 storing an estimated result of a process.例文帳に追加

主記憶用のメモリセルアレイ２−２と、プロセスの出来映え評価結果を記憶する記憶手段２−３を備えている。 - 特許庁

To increase-speed of access to a memory cell array in a NAND type flash memory with a floating gate structure.例文帳に追加

本発明は、フローティングゲート構造のＮＡＮＤ型フラッシュメモリにおいて、メモリセルアレイへのアクセスを高速化できるようにする。 - 特許庁

In the ceiling slab 5 of a cell chamber 3 supporting the array of heat emitting body container tubes 4, air introduction flow paths 18 are provided.例文帳に追加

発熱体の収納管４を配列支持するセル室３の天井スラブ５に、空気導入流路１８を設ける。 - 特許庁

This memory includes a memory cell array 10, an ECC circuit 20, and an invalidation determination circuit 40.例文帳に追加

本発明に係る半導体記憶装置は、メモリセルアレイ１０と、ＥＣＣ回路２０と、無効判定回路４０とを備える。 - 特許庁

The upper end edge of the driving FPC 11 is connected to the lower end edge on the surface side of the array substrate 4 of an LCD cell 2.例文帳に追加

駆動用ＦＰＣ１１の上端縁をＬＣＤセル２のアレイ基板４の表面側の下端縁に接続する。 - 特許庁

A column address buffer 18 generates a column address Yj for a memory cell array 22 according to a column address control signal ϕ3.例文帳に追加

列アドレスバッファ１８は列アドレス制御信号φ３に従ってメモリセルアレイ２２に対する列アドレスＹｊを生成する。 - 特許庁

SOLID-STATE IMAGE PICKUP DEVICE, ITS CONTROL METHOD, IMAGE PICKUP DEVICE, BASIC ARRAY OF PHOTOELECTRIC CONVERSION CELL AND STORAGE MEDIUM例文帳に追加

固体撮像装置及びその制御方法及び撮像装置及び光電変換セルの基本配列及び記憶媒体 - 特許庁

To provide a method for manufacturing a semiconductor memory array of an electrically programable and eraserble and accurately aligned floating gate memory cell on a semiconductor substrate by using a self aligned method.例文帳に追加

半導体基板にフローティングゲートのメモリーセルの半導体メモリーアレーを自己整列方法により形成する。 - 特許庁

A semiconductor memory device includes a memory cell array 1 in which a plurality of memory cells for storing one of multiple threshold levels are arranged in a matrix state.例文帳に追加

メモリセルアレイ１は、複数の閾値レベルのうちの１つを記憶する複数のメモリセルがマトリックス状に配置されている。 - 特許庁

The nonvolatile memory 1 includes a memory cell array 2, a first sense amplifier 3, a second sense amplifier 4, and a write-in part 5.例文帳に追加

不揮発性メモリ１は、メモリセルアレイ２と、第１のセンスアンプ３と、第２のセンスアンプ４と、書き込み部５とを有している。 - 特許庁

An address decoder 12, a sense amplifier 13, a write-amplifier 14, and a command decoder 15 are arranged at the periphery of a memory cell array 11.例文帳に追加

メモリセルアレイ１１の周辺にアドレスデコーダ１２、センスアンプ１３、ライトアンプ１４及びコマンドデコーダ１５が配置される。 - 特許庁

A memory cell array 10 includes memory cells MC arranged at an intersection of a word line WL and a bit line pair BL, /BL.例文帳に追加

メモリセルアレイ１０は、ワード線ＷＬとビット線対ＢＬ、／ＢＬの交差部に設けられたメモリセルＭＣを配列してなる。 - 特許庁

The FIFO circuit 100 includes the array of cells 170 each of which has a register and a state controller indicating the state of the cell.例文帳に追加

ＦＩＦＯ回路１００は、レジスタと、セルの状態を示す状態コントローラとを有するセル１７０のアレイを含む。 - 特許庁

The nonvolatile semiconductor storage device has a memory cell array, a first wiring, a second wiring and a control circuit.例文帳に追加

一態様に係る不揮発性半導体記憶装置は、メモリセルアレイ、第１配線、第２配線、及び制御回路を有する。 - 特許庁

The system includes a flash memory (a cell array), a buffer memory, a random data input/output circuit, and a control circuit.例文帳に追加

本発明に従うフラッシュメモリ（セルアレイ）と、バッファメモリと、ランダムデータ入出力回路と、そして制御回路と、を備える。 - 特許庁

To provide a semiconductor memory device wherein the worst data pattern of a memory cell array can be written even in a contracted/parallel test.例文帳に追加

縮約・パラレルテストにおいてもメモリセルアレイのワーストデータパターンを書き込むことができる半導体記憶装置を提供する。 - 特許庁

To provide a nonvolatile memory which automatically distributes the cycling capability to a block of a memory cell array.例文帳に追加

メモリセルアレイのブロックに対する書き換え回数を自動的に分散させることが可能な不揮発性メモリを提供する。 - 特許庁

To facilitate evaluation of capabilities of transistors and systematic variations in wiring capacitance and resistance in a SRAM cell array.例文帳に追加

ＳＲＡＭセルアレイにおいて、トランジスタ能力と配線容量抵抗のシステマティックなばらつきの評価を容易にする。 - 特許庁

The memory cell array is divided into a plurality of segments SG, and four main data lines MDL are extended from respective segments SG.例文帳に追加

メモリセルアレイは複数のセグメントＳＧに分割され、各セグメントＳＧからは４本のメインデータ線ＭＤＬが延びている。 - 特許庁

To respond flexibly to adaptation to a change or addition of a circuit, and to locate a standard cell and gate array with a mixture of them.例文帳に追加

回路の変更または追加に柔軟に対応することを可能としつつ、スタンダードセルとゲートアレイとを混在させる。 - 特許庁

Source data 20 to be a source of an encryption key 22 are read from a memory cell array 7 and stored in a buffer area 51.例文帳に追加

暗号化キー２２の元となる元データ２０が、メモリセルアレイ７から読み出されて、バッファ領域５１に格納されている。 - 特許庁

A register 36 as a storage place for data in a set amount temporarily stores data which is output from the memory cell array 31.例文帳に追加

一定量のデ−タ貯蔵箇所であるレジスタ36が、前記メモリセルアレイ31から出力されるデ−タを一時的に貯える。 - 特許庁

Existence of a read error of data of one read unit is examined from each row X1-X16 of a memory cell array 6 (A).例文帳に追加

メモリセルアレイ６１の各行Ｘ１−Ｘ１６から１つの読み出し単位のデータを読み出しエラーの有無を調べる（Ａ）。 - 特許庁

An ECC circuit 12A has an error correction function of N (N:natural number) bits for output data of a memory cell array 11.例文帳に追加

ＥＣＣ回路１２Ａは、メモリセルアレイ１１の出力データに対してＮ（Ｎは自然数）ビットのエラー訂正機能を有する。 - 特許庁

The semiconductor memory device is provided with a memory cell array 21 in which a plurality of memory elements are arranged and a program verify-circuit 30.例文帳に追加

半導体記憶装置は、複数のメモリ素子を配列したメモリセルアレイ２１と、プログラムベリファイ回路３０とを備える。 - 特許庁

This system includes a flash memory (a cell array), a buffer memory, a random data input/output circuit, and a control circuit.例文帳に追加

本発明に従うフラッシュメモリ（セルアレイ）と、バッファメモリと、ランダムデータ入出力回路と、そして制御回路と、を備える。 - 特許庁

To provide a liquid crystal cell which is easily manufactured while maintaining the strength of an array substrate and the resolution of an optical sensor.例文帳に追加

アレイ基板の強度と光センサの解像度とを確保しつつ製造を容易にできる液晶セルを提供する。 - 特許庁

Each bit of 8-bit data is stored in eight memory cells ML of each unit UN of a memory cell array 110 in advance.例文帳に追加

メモリセルアレイ１１０の各ユニットＵＮの８個のメモリセルＭＬに、予め、それぞれ８ビットのデータの各ビットを記憶する。 - 特許庁

A first gate set is coupled with a memory cell array which stores a plurality of memory words each of which is in the given address.例文帳に追加

第１ゲート・セットは、それぞれが所与のアドレスにある複数のメモリ・ワードを格納するメモリ・セル・アレイに結合される。 - 特許庁

A write-in control section 16 generates a write-pulse signal in accordance with the write-enable signal and supplies it to a memory cell array 19.例文帳に追加

書き込み制御部１６はライトイネーブル信号に応じてライトパルス信号を発生し、メモリセルアレイ１９に供給する。 - 特許庁

The address region allocated to a memory cell array comprises two addresses, that is, the addresses of f0000h and e0000h.例文帳に追加

メモリセルアレイに割り付けられているアドレス領域は、ｆ００００ｈ番地台とｅ００００ｈ番地台との２つのである。 - 特許庁

To provide an improved memory cell array comprising a trench capacitor, and an improved method to form it.例文帳に追加

トレンチキャパシタを有するメモリセルアレイを形成するための改良された方法及び改良されたメモリセルアレイを提供する。 - 特許庁

A three-dimensional stacked nonvolatile semiconductor memory comprises a memory cell array comprised of first and second blocks BK<i>, BK<i+1>.例文帳に追加

三次元積層不揮発性半導体メモリは、第一及び第二ブロックＢＫ＜ｉ＞，ＢＫ＜ｉ＋１＞から構成されるメモリセルアレイを備える。 - 特許庁

The device also includes a write driver to write or program the data in the cell array including the OTP register and the OTP lock register.例文帳に追加

OTPレジスタ及び上記OTPロックレジスタを含むセルアレイにデータを書き込むか、プログラムするための書込みドライバをさらに含む。 - 特許庁

This CAM is provided with a CAM cell array provided with a plurality of CAM cells, a priority encoder, and a shift register unit.例文帳に追加

複数個のＣＡＭセルを具備するＣＡＭセルアレイ、優先順位エンコーダ及びシフトレジスター部を具備するＣＡＭに関する。 - 特許庁

The reverse biasing limits source current IS for the cell to be programmed during flash programming compaction or entire array.例文帳に追加

逆バイアスによりフラッシュプログラミング圧縮中にプログラムされるセルもしくはアレイ全体のソース電流ＩＳが制限される。 - 特許庁

The bit line BL and bit line/BL are connected to a sense amplifier 4 at the periphery of a memory cell array of the ferroelectric substance memory.例文帳に追加

強誘電体メモリのセルアレイ周辺では、ビット線ＢＬ及びビット線／ＢＬがセンスアンプ４に接続される。 - 特許庁

The number of data write-in bits for the memory cell array 3 at the write-operation is changed before completion of initialization and after completion.例文帳に追加

そして、ライト動作時のメモリセルアレイ３へのデータ書き込みビット数を、初期化完了前と完了後とで変える。 - 特許庁