「array cell」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

Using the photo mask 34, openings for bottom electrodes of a capacitor are formed in an insulating layer in a memory cell array formation region, and grooves are formed in the insulating layer in a boundary between the memory cell array formation region and a peripheral circuit formation region.例文帳に追加

このようなフォトマスク３４を用いて、メモリセルアレイ形成領域における絶縁層に、キャパシタの下部電極が形成される開口部を形成し、メモリセルアレイ形成領域と周辺回路形成領域との境界における絶縁層に溝を形成する。 - 特許庁

A memory system includes a memory cell array in which data are stored so as to be rewritable; and a register unit including one or more registers in which system information is stored so as to be rewritable, wherein a simultaneous access to the memory cell array and the register unit is executed according to an instruction code CC.例文帳に追加

本発明のメモリシステムは、データを書き換え可能に記憶するメモリセルアレイと、システム情報を書き換え可能に保持する一又は複数のレジスタからなるレジスタ部とを備え、命令コードＣＣに応じてメモリセルアレイとレジスタ部の同時アクセス動作を実行する。 - 特許庁

A defective address storing circuit 108 stores a defective address of the memory cell array 101, input/output terminals to which data corresponding to the address is to be inputted and outputted, and a column set number in the redundant cell array to be replaced corresponding to this input/output terminal.例文帳に追加

不良アドレス記憶回路１０８は、メモリセルアレイ１０１の不良アドレスとこれに対応するデータの入出力がなされるべき入出力端子及び、この入出力端子に対応して置換されるべき冗長セルアレイのなかのカラムセット番号を記憶する。 - 特許庁

The product of a probability that failure-related defects in the number equal to or smaller than the number of redundancy repairs occur in one layer included in a memory cell array, and the probability that no failure-related defect occurs in layers other than one layer included in a memory cell array, is used in the calculation of the yield.例文帳に追加

歩留まり算出において、メモリセルアレイにおける一のレイヤに、冗長救済の数以下の不良となる欠陥が発生する確率と、メモリセルアレイにおける一のレイヤ以外の他のレイヤに不良となる欠陥が発生しない確率との積を用いる。 - 特許庁

A semiconductor memory device is provided with a cell array in which memory cells storing resistance values set reversibly as data are arranged, a sense amplifying circuit performing red-out/write-in of data of selection memory cells of a cell array, and a driving circuit generating voltage pulse for writing data.例文帳に追加

半導体記憶装置は、可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、セルアレイの選択メモリセルのデータを読み出し／書き込みを行うセンスアンプ回路と、データ書き込み用の電圧パルスを発生する駆動回路を備える。 - 特許庁

A memory cell array information generation part 3 acquires connection information defining connection relationships between the physical terminals of the memory cells, and according to the connection information, assigns node names to the physical terminals of the memory cells to generate memory cell array information representing the node names of all the memory cells.例文帳に追加

メモリセルアレイ情報生成部３は、メモリセルの物理端子の接続関係を定めた接続情報を取得して、接続情報に基づいて、メモリセルの物理端子にノード名を割当てて、すべてのメモリセルのノード名を表わしたメモリセルアレイ情報を生成する。 - 特許庁

The number of times of write-operation of the first cell array is comparatively large, therefore, an over program state is easy to occur by repetition of write-operation, on the contrary, the number of times of write-operation of the second cell array is comparatively small, therefore, the over program state is hard to occur.例文帳に追加

第１のセルアレイは，ライト動作回数が比較的大きく，従って，ライト動作の繰り返しによりオーバープログラム状態になりやすいのに対して，第２のセルアレイは，ライト動作回数が比較的小さく，従って，オーバープログラム状態にはなりにくい。 - 特許庁

That is, when the liquid crystal cell 20 is arranged in such a way that the surface of the array substrate 21 is in contact with the placing part 32, the end edge of the counter substrate 22 is positioned to be more inside than that of the array substrate 21.例文帳に追加

即ち、アレイ基板２１の表面が載置部３２に接するように液晶セル２０を配置する場合には、アレイ基板２１の端辺よりも対向基板２２の端辺が内側にくるようにする。 - 特許庁

During the wafer burn-in test operation, a write/read control means 607 controls the write operation to the memory cell array 601 and read operation from the memory array 601 in response to the signal to be applied to the fourth pin A3.例文帳に追加

ウェハバーンインテスト時、書込み／読出し制御手段607 が第４ピンA3に印加される信号に応答して前記メモリセルアレイ601 に対する書込み動作及び前記メモリセルアレイ601 からの読出し動作を制御する。 - 特許庁

A memory cell array 5 has memory cells designated by row addresses and column addresses, and a row decoder 3R decodes and supplies a row address to the memory array 5 through a column driver 4R.例文帳に追加

メモリセルアレイ５は、行アドレスおよび列アドレスによって指定されるメモリセルを有しており、行デコーダ３Ｒは、行アドレスをデコードし、列ドライバ４Ｒを介して、メモリセルアレイ５に供給するようになされている。 - 特許庁

When data is read from the memory cell M02 of a top array block to a bit line BL2, switch elements S1 and S101 are closed to store the data in the bit line BL102 of a bottom array block in the form of charges.例文帳に追加

トップアレイブロックのメモリセルＭ０２からビット線ＢＬ２にデータを読み出すとき、スイッチ素子Ｓ１とＳ１０１を閉じて、そのデータをボトムアレイブロックのビット線ＢＬ１０２に電荷の形で蓄えさせる。 - 特許庁

An EEPROM is mounted, the array comprises a plurality of a NROM memory cell, each memory cell is connected to one word line and two word lines, each NROM cell is erasable individually and programmable individually without disturbing a cell being not yet selected.例文帳に追加

ＥＥＰＲＯＭアレイも記載され、該アレイは、複数のＮＲＯＭメモリセルを含み、各メモリセルは、１本のワード線および２本のワード線に接続され、各ＮＲＯＭセルは、選択されていないセルをあまり外乱することなく、個々に消去可能であると共に個々にプログラム可能である。 - 特許庁

In the magnetic sensor array 10, the cells 11 to 13 are connected to each other through a connecting pipe b11 for connecting a hole a11 provided in the cell 11 with a hole a21 provided in the cell 12, and a connecting pipe b12 for connecting a hole a22 provided in the cell 12 with a hole a31 provided in the cell 13.例文帳に追加

磁気センサーアレイ１０は、セル１１に設けた孔ａ１１とセル１２に設けた孔ａ２１とを接続する接続管ｂ１１と、セル１２に設けた孔ａ２２とセル１３に設けた孔ａ３１とを接続する接続管ｂ１２によってセル１１〜１３を接続して構成されている。 - 特許庁

To provide a semiconductor memory, having a function with which read-out speed can be increased by equalizing input impedance of a main cell side seen from IV conversion circuits 2, 3 with input impedance of a reference cell side, in a semiconductor memory having plural cell arrays and one reference cell array.例文帳に追加

複数のセルアレイと１つのリファレンスセルアレイとを有する半導体記憶装置において、ＩＶ変換回路２、３から見えるメインセル側の入力インピーダンスとリファレンスセル側の入力インピーダンスを同一にして読み出しスピードの高速化を図る機能を有する半導体記憶装置を提供する。 - 特許庁

The display panel in which a pixel array area including a plurality of pixel cells having an active element arranged in a matrix form is included and in which a relative position of a first active element of a first pixel cell in the pixel cell is different from that of a second active element of a second pixel cell in the pixel cell, is adopted.例文帳に追加

マトリクス形状で設置されたアクティブ素子を有する複数の画素セルを含む画素アレイ域を含み、前記画素セル中の第一画素セルの第一アクティブ素子の相対位置は、前記画素セル中の第二画素セルの第二アクティブ素子と異なるディスプレイパネルを採用する。 - 特許庁

The flash memory device includes a memory cell array comprising memory cells arranged in rows and columns, a page buffer circuit having a single latch structure and configured to read data from a selected memory cell in the memory cell array, and a controller controlling the page buffer circuit having the single latch structure so as to detect a memory cell in which electric charges loss is caused out of memory cells of the selected row.例文帳に追加

フラッシュメモリ装置は、行と列で配列されたメモリセルを含むメモリセルアレイと、前記メモリセルアレイの選択されたメモリセルからデータを読み出すように構成されたページバッファ回路と、前記選択された行のメモリセルのうち、電荷損失が生じたメモリセルを検出するように前記単一のラッチ構造を有する前記ページバッファ回路を制御する制御器と、を含む。 - 特許庁

The method for removing nonspecific matter adsorbed to array surface is provided, comprising the following process: An array with a physiologically active substance immobilized on a substrate and a cell extract liquid are made to react with each other followed by subjecting the array to ultrasonic cleaning with a nonionic surfactant-containing cleaning liquid.例文帳に追加

生理活性物質を基板上に固定化したアレイと細胞抽出液とを反応させた後、非イオン性界面活性剤を含む洗浄液でアレイを超音波洗浄することにより、アレイ表面の非特異的吸着物質を取り除くことができる。 - 特許庁

A resistive cross point memory (RXPtM) cell array device 10 (one example of which is a magnetic random access memory(MRAM) device) includes a chip 40 on which an array 12 of RXPtM cells is formed, an array 44 of sense amplifiers used in sensing resistance values of the RXPtM cells 14, and an input/output(I/O) controller 48 are formed.例文帳に追加

抵抗性交点メモリ(RXPtM)セルアレイデバイス10（この１つの例は、磁気ランダムアクセスメモリ(MRAM)デバイスである）は、RXPtＭセルのアレイ１２、RXPtＭセル14の抵抗値を読み取る際に使用されるセンス増幅器のアレイ44、及び、入力／出力(I/O)コントローラ48が形成されたチップ40を備える。 - 特許庁

To improve tension characteristics and a yield rate by preventing a reduction in the sense margin of a bit line arranged in the end of a memory cell array.例文帳に追加

メモリセルアレイの端部に配置されたビット線のセンスマージンの減少を防止し、これによりリテンション特性やイールド率を向上する。 - 特許庁

Behavior calculation of the wave is performed by the use of a cell positioned in a position shown by the data stored in 'a square' inside the data array (S903).例文帳に追加

そしてデータ配列内の「ます」に記憶されたデータが示す位置にあるセルを用いて波の挙動計算を行う（Ｓ９０３）。 - 特許庁

A memory cell array region 10 is divided into row blocks11A, 11B for every sub-bit line 40 in which a main bit lines 30 are made to be hierarchy.例文帳に追加

メモリセルアレイ領域１０は、メインビット線３０を階層化したサブビット線４０毎にローブロック１１Ａ，１１Ｂに分割されている。 - 特許庁

A memory cell array 1 includes a plurality of memory cells MC which are formed at intersections of a plurality of word lines WL and a plurality of bit lines BL.例文帳に追加

メモリセルアレイ１は、複数のワード線ＷＬと複数のビット線ＢＬの交点に形成された複数のメモリセルＭＣを有する。 - 特許庁

To provide a method for producing a semiconductor memory device capable of preventing erroneous readout due to a leak current caused by a content held in a memory cell array.例文帳に追加

メモリセルアレイの保持内容に起因するリーク電流による誤読み出しを抑制可能な半導体記憶装置を製造する。 - 特許庁

In this failure diagnosis system 27, an input signal is applied to an installed solar cell array 1 to obtain an actual measurement signal by an actual measurement part 25, the same input signal is applied to a virtual model determined by a parameter determination part 39 by simulating a solar cell array in an installation environment after presupposing a failure part of the solar cell array, and a simulator part 33 obtains a pseudo output signal.例文帳に追加

本発明に係る故障診断システム２７は、設置された太陽電池アレイ１に入力信号を印加して実測部２５が実測信号を得ると共に、太陽電池アレイの故障箇所を仮定した上で設置環境における太陽電池アレイを模してパラメータ決定部３９が決定した仮想モデルに対して同一の入力信号を印加してシミュレータ部３３が疑似出力信号を得る。 - 特許庁

A signal line 15 on an array substrate 11 of a cell 16 and a signal line 3 of an FPC 5 are bonded with thermocompression by an AFC 6.例文帳に追加

セル１６のアレイ基板１１上の信号線１５とＦＰＣ５の信号線３とがＡＦＣ６により熱圧着されている。 - 特許庁

To provide a liquid crystal display device which keeps a good display grade by equalizing a cell gap between an array substrate and a facing substrate.例文帳に追加

アレイ基板および対向基板間のセルギャップを均一にして良好な表示品位を維持する液晶表示装置を提供する。 - 特許庁

By this setup, a bulk region can be kept always at a certain voltage independently of the position of memory cells without increasing a cell array in area.例文帳に追加

セルアレーの面積を増加せずに、メモリセルの位置に関係なく均一にバルク領域の電圧を一定に維持することができる。 - 特許庁

To provide a burn-in device for accelerating burn-in with a peripheral circuit part and a logic circuit part as well as with a memory cell array part.例文帳に追加

メモリセルアレイ部のみならず、周辺回路部やロジック回路部においてもバーンインの加速化を図ることが可能なバーンイン装置を得る。 - 特許庁

As a result, a space occupied by the signal line on a chip is minimized, and a data interference between the memory cell array and the signal line is prevented.例文帳に追加

その結果、チップ上で信号ラインが占める空間が最小化され、メモリセルアレイと信号ライン間のデータ干渉が防止される。 - 特許庁

A random access memory device includes an array of individual memory cells arranged into rows and columns, and each memory cell has a corresponding access device.例文帳に追加

ランダム・アクセス・メモリ・デバイスは、行及び列に配置された個々のメモリセルのアレイを含み、各々のメモリセルは、対応するアクセス・デバイスを有する。 - 特許庁

To provide a semiconductor memory device which has a memory cell array on which power consumption can be reduced, while in which circuit area can be reduced.例文帳に追加

低消費電力化が可能なメモリセルアレイを有するとともに、回路面積を縮小可能な半導体記憶装置を提供する。 - 特許庁

A floating gate type electric field effect transistor Tr connected to a word line and a bit line is arranged on a memory cell array in the form of a matrix.例文帳に追加

メモリセルアレイには、ワード線とビット線とに接続された浮遊ゲート型電界効果トランジスタＴｒをマトリクス状に配置している。 - 特許庁

A circuit and a method for testing a memory cell of a ferroelectric memory device equipped with an array consisting of ferroelectric memory is provided.例文帳に追加

強誘電体メモリセルからなるアレイを具備する強誘電体メモリ装置のメモリセルをテストする回路及び方法が提供される。 - 特許庁

Thus, selection of a block corresponding to the block address signal ARi is performed for each memory cell array 11a, 11b.例文帳に追加

これにより、メモリセルアレイ１１ａ，１１ｂごとに、ブロックアドレス信号ＡＲｉに対応したブロックの選択が行われる構成となっている。 - 特許庁

To solve the problem practically that a person touches an outer frame of an outer periphery of a solar cell array installed on a roof and gets injured.例文帳に追加

屋上等に設置の太陽電池アレイにおける外周の外枠に人が接触して怪我をする危険を可及的に解消する。 - 特許庁

To provide a cleaning apparatus capable of safely and reliably removing contamination deposited on the surface of a solar cell array at low cost.例文帳に追加

太陽電池アレイの表面に付着した汚れ物質を、安全且つ確実に、しかも低コストで清掃可能な清掃装置を提供する。 - 特許庁

To provide a semiconductor memory device that achieves high integration while achieving power consumption reduction in the whole memory cell array.例文帳に追加

メモリセルアレイ全体の消費電力を削減することが可能であり、且つ高集積化の可能な半導体記憶装置を提供する。 - 特許庁

A voltage is applied to both ends of the memory cells MC when the memory cells MC included in a memory cell array 1 performs a forming operation.例文帳に追加

メモリセルアレイ１に含まれるメモリセルＭＣのフォーミング動作を行う場合において、メモリセルＭＣの両端に電圧が印加される。 - 特許庁

The light sensitive cell array is constituted of multiple unit blocks 40, each having four light sensitive cells 2a, 2b, 2c, 2d.例文帳に追加

光感知セルアレイは、複数の単位ブロック４０から構成され、各単位ブロック４０は、４つの光感知セル２ａ、２ｂ、２ｃ、２ｄを有する。 - 特許庁

To provide a semiconductor device capable of suppressing coupling noise between adjacent bit lines of a memory cell array in which a bit line configuration is hierarchized.例文帳に追加

ビット線構成が階層化されたメモリセルアレイの隣接ビット線間のカップリングノイズを抑制可能な半導体装置を提供する。 - 特許庁

ARRAY WITHOUT CONTACT POINT AND ISOLATION OF NONVOLATILE MEMORY CELL, EACH HAVING FLOATING GATE FOR CHARGE STORAGE, AND MANUFACTURING METHOD AND ITS USAGE例文帳に追加

各々が電荷蓄積用浮遊ゲートを持つ不揮発性メモリセルのアイソレーションの無い接点の無い配列、その製造方法及び使用方法 - 特許庁

A memory cell array 1 is constituted by arranging memory cells MC at intersection parts of plural bit, lines BL, /BL and plural word lines WL.例文帳に追加

メモリセルアレイ１は、複数本のビット線ＢＬ，／ＢＬと複数本のワード線ＷＬの交差部にメモリセルＭＣを配置して構成される。 - 特許庁

To reduce a layout area of a memory cell array in a TC parallel unit series-connected ferroelectric memory.例文帳に追加

本発明は、ＴＣ並列ユニット直列接続型強誘電体メモリにおいて、メモリセルアレイのレイアウト面積を縮小できるようにする。 - 特許庁

The output signal conductors of block-address selector circuits 32b1, 32b2,... are disposed as through wirings 51 passed on the regions of the memory cell array 1.例文帳に追加

ブロックアドレス選択回路３２ｂ１，３２ｂ２，…の出力信号線はメモリセルアレイ１の領域上を通るスルー配線５１として配設される。 - 特許庁

A single shared register 50 is adapted outside the memory cell array, corresponding to disable areas formed within the shared memory areas.例文帳に追加

共有レジスタ５０は、前記共有メモリ領域内のディスエーブル領域に対応して前記メモリセルアレイの外部に単一に設けられる。 - 特許庁