「array cell」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

A memory cell array includes, as a physical block, a set of NAND strings having word lines respectively connected to a plurality of memory cells in common.例文帳に追加

メモリセルアレイは、複数のメモリセルそれぞれに接続されたワード線を共通にもつＮＡＮＤストリングの集合を物理ブロックとして有する。 - 特許庁

Thus, the redundant memory cell array stores the number of repair times, thereby quickly determining a memory repair state.例文帳に追加

このように、不良救済回数を記憶する冗長メモリセルアレイを設けることで、不良救済状態を素早く把握することが可能となる。 - 特許庁

A memory cell array 110 is provided with source wires SN0 to SN(n-2)/2 in the portion of one source wire to memory cells for two lines adjacent to each other.例文帳に追加

メモリセルアレイ１１０には、互いに隣り合う２行分のメモリセルに対して１つの割合で、ソース線ＳＮ０〜ＳＮ（ｎ−２）／２、が設けられる。 - 特許庁

The semiconductor memory device comprises a memory cell array, a plurality of work lines, a plurality of bit lines, a data line, a plurality of selector circuits, a precharge circuit, and a pull-down circuit.例文帳に追加

メモリセルアレイと、複数のワード線と、複数のビット線と、データ線と、複数のセレクタ回路と、プリチャージ回路と、プルダウン回路とを備えている。 - 特許庁

Thereby, all bits B0-B15 of data read from a memory cell array 2 become '0', and the universal memory 1 comes into a lock state that the data are protected.例文帳に追加

これにより、メモリセルアレイ２から読み出されるデータは全ビットＢ０〜Ｂ１５が“０”となり、ユニバーサルメモリ１はデータが保護されたロック状態となる。 - 特許庁

To provide a device, a circuit and a method for synchronizing input of a data group into a memory cell array and output of a data group to outside the device.例文帳に追加

メモリセルアレイへのデータグループの入力と装置外部へのデータグループの出力を同期させるための装置、回路及び方法が提供される。 - 特許庁

A sense node SA is connected to a selected bit line BL of a memory cell array 1 through a NMOS transistor QN1 for clamp and a column 2.例文帳に追加

センスノードＳＡは、クランプ用ＮＭＯＳトランジスタＱＮ１を介し、カラム２を介して、メモリセルアレイ１の選択されたビット線ＢＬに接続される。 - 特許庁

To provide a semiconductor memory device, capable of reducing the power consumption of an overall memory cell array, and facilitating manufacture with high reliability.例文帳に追加

メモリセルアレイ全体の消費電力を削減することが可能であり、且つ製造が容易で信頼性の高い半導体記憶装置を提供する。 - 特許庁

Third lines (WL) are formed successively over both ends of the memory cell array along the second axis and are connected with second ends of the memory cells.例文帳に追加

第３配線（WL）は、第２軸に沿ってメモリセルアレイの両端に亘って連続的に形成され、複数のメモリセルの第２端と接続されている。 - 特許庁

For example, an ECC code storage area 11b is divided into memory regions 11b-1, 11b-3 and a memory region 11b-2 in a memory cell array 11.例文帳に追加

たとえば、メモリセルアレイ１１において、ＥＣＣコード格納エリア１１ｂを、メモリ領域１１ｂ-1，１１ｂ-3とメモリ領域１１ｂ-2とに分ける。 - 特許庁

To provide a nonvolatile ferroelectric memory device in which reading can be performed uniformly in a whole memory cell array, and which can be miniaturized by reducing sensing voltage.例文帳に追加

メモリセルアレイ全体で均一に読書可能で、センシング電圧を低下させ小形化可能な不揮発性強誘電体メモリ装置を提供する。 - 特許庁

The second inverting circuit includes an input terminal connected with the bit line of the reference cell array and an output terminal connected with another end of the second load element.例文帳に追加

第２反転回路は、前記基準セルアレイのビットラインに入力端が連結され、第２負荷素子の他端に出力端が連結される。 - 特許庁

The flag circuit is set in response to detection of erasure un-completion in any one of memory cells by erasure verify operation of the memory cell array.例文帳に追加

フラグ回路は、メモリセルアレイの消去ベリファイ動作によりメモリセルのいずれかの消去未完了が検出されるのに伴ってセットされる。 - 特許庁

To provide a non-volatile semiconductor storage that redundant bit lines can be provided in a memory cell array being divided into plural erasing blocks.例文帳に追加

複数の消去ブロックに分割されているメモリセルアレイでのビット線の冗長を可能とする不揮発性半導体記憶装置を提供する。 - 特許庁

When data are to be written in a nonvolatile memory cell array 8, the data are first stored in the page buffer 4 consisting of a plurality of pages.例文帳に追加

不揮発性のメモリセルアレイ８にデータを書き込もうとする場合、そのデータは先ず複数ページにより構成されたページバッファ４に格納される。 - 特許庁

Then a latch control signal LC is generated in response to the fall of the one-shot pulse and the address is supplied to a latch 2 to access a memory cell array 6.例文帳に追加

次に、ワンショットパルスの立ち下がりを受け、ラッチ制御信号ＬＣを生成してアドレスをラッチ２に取り込んでメモリセルアレイ６にアクセスする。 - 特許庁

The semiconductor memory device is provided with a memory array, word lines, bit line pairs, a sense amplifier, a dummy cell row, an address control part and a timing generating circuit.例文帳に追加

本発明の半導体記憶装置は、メモリセルアレイ、ワード線、ビット線対、センスアンプ、ダミーセル列、アドレス制御部、タイミング発生回路を具備する。 - 特許庁

These second bit lines 2BL1 and 2BL2 are formed over a plurality of cell array blocks, and they are connected respectively to one sense amplifier SA.例文帳に追加

この第２ビット線２ＢＬ１、２ＢＬ２は複数のセルアレイブロックにまたがって形成されており、それぞれ、１つのセンスアンプＳＡに接続されている。 - 特許庁

Since the bit line is shorter than the word line, a parasitic capacitance of the bit lines in a cell array can be decreased and its operational speed can be increased.例文帳に追加

ビットラインがワードラインよりも短くなることにより、セルアレイにおいてビットラインの寄生容量を減少させられ、動作速度を改善し得る。 - 特許庁

A semiconductor memory device comprises a memory cell array, a plurality of signal lines, and a plurality of signal-line drawing portions.例文帳に追加

１つの実施形態によれば、メモリセルアレイと、複数の信号線と、複数の信号線引き出し部とを備えた半導体記憶装置が提供される。 - 特許庁

The variable write-in current is generated so that variations of coercive force of the memory cell (130) varied conforming to variations of array temperature can be adjusted.例文帳に追加

可変の書込み電流は、アレイの温度が変化するに従い変化するメモリセル(130)の保持力の変化を調整するように生成される。 - 特許庁

The high-voltage gate-insulating film 17 is patterned to expose the second region and a part of the peripheral circuit region b of the cell array region a.例文帳に追加

高電圧ゲート絶縁膜１７をパターニングして周辺回路領域ｂの一部分及びセルアレイ領域ａの第２領域を露出させる。 - 特許庁

A semiconductor memory 1000 is provided with a memory cell array MA, a pair of normal data line, a pair of redundant data line, and a data line switching circuit 105.例文帳に追加

半導体記憶装置１０００は、メモリセルアレイＭＡ、ノーマルデータ線対、冗長データ線対およびデータ線切替回路１０５を備える。 - 特許庁

The memory cell array region is divided in the second direction B, and has a plurality of sector regions 0, 1,... of which the longitudinal direction is the first direction A.例文帳に追加

メモリセルアレイ領域は、第２の方向Ｂで分割され、第１の方向Ａを長手方向とする複数のセクタ領域０，１，…を有する。 - 特許庁

This semiconductor memory is provided with a plurality of memory cell array blocks, a bit line sense amplifier circuit, the local sense amplifier circuit and a control part.例文帳に追加

半導体メモリ装置は、複数のメモリセルアレイブロック、ビットラインセンス増幅回路、ローカルセンス増幅回路、データセンス増幅回路及び制御部を備える。 - 特許庁

To provide a semiconductor storage device provided with high power supply ability and capable of effectively widening an element forming region other than a memory cell array.例文帳に追加

高い電源供給能を持ち、メモリセルアレイ以外の素子形成領域を実効的に広げることが可能な半導体記憶装置を得る。 - 特許庁

A choking space S1 is formed in a part of a space between the solar cell array 11 and a mounting surface 10 by the projected structure 13a.例文帳に追加

凸状構造物１３ａにより、太陽電池アレイ１１と取付面１０との間の空間の一部に絞り空間Ｓ１を形成する。 - 特許庁

A semiconductor memory device is characterized in that it is provided with a memory cell array, a row address buffer, a column address buffer, a write protection circuit, and a column decoder.例文帳に追加

メモリセルアレイ、ローアドレスバッファ、カラムアドレスバッファ、書込み保護回路、及びカラムデコーダを備えることを特徴とする半導体メモリ装置である。 - 特許庁

Striplike areas of the memory cell array extending transversely across the bit lines are reserved by a blocking layer (11) to be occupied by bit line contacts.例文帳に追加

ビット線を横切って走るメモリセルアレイのストリップ状エリアは、ビット線コンタクトによって占有されるように、ブロッキング層（１１）によって、リザーブされる。 - 特許庁

To provide a preferred technique to inhibit degradation of a recognition rate of colors added to each cell of a two-dimensional code composed of array of multiple cells.例文帳に追加

複数のセルを配列してなる二次元コードの各セルに付された色の認識率の低下を抑制するのに好適な技術を提供する。 - 特許庁

In a memory cell array, a plurality of memory cells composed of resistance change elements and diodes are arranged at cross points of a plurality of word lines and a plurality of bit lines.例文帳に追加

メモリセルアレイは、複数のワード線、複数のビット線の交点に、抵抗変化素子とダイオードからなる複数のメモリセルが配置されている。 - 特許庁

The peripheral circuit is constituted so as to access only a region of the memory cell array 11 selected in accordance with the status of the antifuse 53.例文帳に追加

周辺回路は、アンチヒューズ５３の状態に応じて選択されるメモリセルアレイ１１の領域のみにアクセスするように構成されている。 - 特許庁

A memory cell array 1 has a plurality of memory cells MC, and n cells (n: a natural number of 3 or more) in the plurality of memory cells are written simultaneously.例文帳に追加

メモリセルアレイ１は、複数のメモリセルＭＣを有し、複数のメモリセルのうち、ｎ個（ｎは３以上の自然数）のセルが同時に書き込まれる。 - 特許庁

A memory cell array MS is composed of stack gate structured memory cells, having control gate electrodes 12(CG) and floating gate electrodes 16(FG).例文帳に追加

メモリセルアレイ部ＭＳは、コントロールゲート電極１２（ＣＧ）及びフローティングゲート電極１６（ＦＧ）を有するスタックゲート構造のメモリセルから構成される。 - 特許庁

The pair of complementary data bus transmits continuously and alternately even-numbered address data Even and odd-numbered address data Odd read out from a memory cell array.例文帳に追加

相補データバス対は、メモリセルアレイから読出される偶数アドレスデータＥｖｅｎと奇数アドレスデータＯｄｄとを連続して交互に伝送する。 - 特許庁

A nonvolatile semiconductor memory includes a memory cell array having a first write area and a second write area and including plural memory cells.例文帳に追加

不揮発性半導体記憶装置は、第１書き込み領域と第２書き込み領域を有し、複数のメモリセルを含むメモリセルアレイを備える。 - 特許庁

POLYSILICON THIN FILM, METHOD OF MANUFACTURING THE SAME, AND SOLAR CELL AND TFT USING THE FILM, TFT ARRAY AND DISPLAY DEVICE, AND METHOD OF MANUFACTURING THEM例文帳に追加

ポリシリコン薄膜とその製造方法およびそれを用いた太陽電池とＴＦＴ、ＴＦＴアレイ、表示デバイスとそれらの製造方法 - 特許庁

To optimize timing of the signal propagating in a plurality of cell array regions having different on-off timing of power supply.例文帳に追加

本発明の課題は、電源のオン・オフのタイミングの異なる複数のセルアレイ領域を伝播する信号のタイミングを最適化することを目的とする。 - 特許庁

To provide a semiconductor device capable of suppressing coupling noise between adjacent global bit lines in a memory cell array with hierarchical bit line constitution.例文帳に追加

ビット線構成が階層化されたメモリセルアレイにおいて、隣接グローバルビット線間のカップリングノイズを抑制可能な半導体装置を提供する。 - 特許庁

The control circuit is provided with time-out circuits 9A, 10A, and operation of the memory cell array is controlled by this time-out circuit at the read time.例文帳に追加

上記制御回路はタイムアウト回路９Ａ，１０Ａを備え、読み出し時にはこのタイムアウト回路によってメモリセルアレイの動作が制御される。 - 特許庁

To provide a semiconductor integrated circuit in which boosting voltage VPP can be generated responding to voltage used for a memory cell array region.例文帳に追加

メモリセルアレイ領域に使用する電圧に応答して昇圧電圧ＶＰＰを発生することができる半導体集積回路を提供する。 - 特許庁

To provide a semiconductor memory device in which data read-out operation is fast, also data can be read out accurately even when a memory cell array is micronized.例文帳に追加

メモリセルアレイが微細化されても、データ読出し動作が速く、かつ、データを正確に読み出すことができる半導体記憶装置を提供する。 - 特許庁

The data mask control part 101 outputs an internal mask signal for controlling data transfer between the memory cell array 11 and a data input/output contact terminal.例文帳に追加

データマスク制御部１０１は、メモリセルアレイ１１とデータ入出力接点とのデータ授受を制御する内部マスク信号を出力する。 - 特許庁

The control circuit 17 writes data to a memory cell array 24 on the basis of information stored in the ROM fuse 11 and a data register 22.例文帳に追加

制御回路１７は、ＲＯＭヒューズ１１及びデータレジスタ２２に記憶されている情報に基づいてメモリセルアレイ２４にデータを書き込む。 - 特許庁

To prevent failures caused by the lowering of the etching accuracy in the end region of a memory cell array.例文帳に追加

メモリセルアレイ端の領域のエッチング精度の低下に起因した不良を防ぐことができる半導体記憶装置を提供することを目的としている。 - 特許庁