「array cell」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

A silicon nitrided film 11 by plasma CVD is formed covering the memory cell array, and silicon nitrided films 12a and 12b are formed as inter-layer insulating films thereupon.例文帳に追加

メモリセルアレイを覆ってプラズマＣＶＤによるシリコン窒化膜１１が形成され、この上に層間絶縁膜となるシリコン酸化膜１２ａ，１２ｂが形成される。 - 特許庁

In this way, word lines WL 0 to 31 of the memory cell array 10 are driven simultaneously by the row decoder 20 and the row decoder 30 for word lines.例文帳に追加

こうして、メモリセルアレイ１０のワード線ＷＬ０〜３１を、ロウデコーダ２０とワード線用ロウデコーダ３０とによって同時に駆動する構成となっている。 - 特許庁

The abnormality detection system includes a ground fault detection part detecting that a ground fault occurs from the solar cell array to a ground part and a terminal board 200 having the multiple terminals.例文帳に追加

異常検出システムは、太陽電池アレイがグランドに地絡したことを検出する地絡検出部と、複数の端子を有する端子台200とを備える。 - 特許庁

A main word line 4 and a pre-decode line 5 are disposed to extend from the main word decoder 1 to the sub word driver 2_4 of the second memory cell array 3_2.例文帳に追加

メインワード線４およびプリデコード線５は、メインワードデコーダ１から第２のメモリセルアレイ３_２のサブワードドライバ２_４まで延びるように配置されている。 - 特許庁

The resistive cross point memory cell array (12) permits high-density manufacture and high-speed operation by using the isolation diodes (28) having practical dimensions and current density characteristic.例文帳に追加

抵抗性交点メモリセルアレイ(12)は、実用的な寸法と電流密度特性を有する分離ダイオート゛(28)により高密度の製造と高速動作が可能になる。 - 特許庁

To reduce manufacturing period, compared with that of the conventional standard cell system by realizing the layout of a semiconductor integrated circuit device by means of a gate array system.例文帳に追加

半導体集積回路装置のレイアウトをゲートアレイ方式によって実現することにより、従来のスタンダードセル方式に比べて製作期間の短縮を図る。 - 特許庁

Afterwards, contact holes are formed in the memory cell array area and the peripheral area but the interlayer dielectric is thin, the aspect ratio of the contact holes can be reduced.例文帳に追加

その後、メモリセルアレイ領域及び周辺領域にコンタクトホールを形成するが、層間絶縁膜の膜厚が小さいためコンタクトホールのアスペクト比を低減できる。 - 特許庁

An integrated circuit of an nonvolatile memory cell array comprises a dielectric stack layer over a substrate, and an ion implementation region in the substrate under the dielectric stack layer.例文帳に追加

不揮発性メモリセルアレイの集積回路は、基板を覆う誘電体スタック層と、該誘電体スタック層下の該基板内のイオン注入領域とを有する。 - 特許庁

To continuously observe and measure a plurality of micro-chamber arrays arrayed in an arbitrary direction on a micro-chamber array substrate in a cultivation observation device for one cell.例文帳に追加

一細胞の培養観察装置において、マイクロチャンバアレイ基板上の任意の方向に配列した複数のマイクロチャンバアレイを連続的に観察、計測する。 - 特許庁

In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, a block (0) 22A, a block (1) 22B, a block (2) 22C, and a block (3) 22D.例文帳に追加

半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロック（０）２２Ａ、ブロック（１）２２Ｂ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄに分割されている。 - 特許庁

At least on the memory cell array 100, the oxides of the elements contained in the ferroelectric layer 14 are formed as hydrogen barrier films 42 and 44.例文帳に追加

少なくともメモリセルアレイ１００の上に、水素バリア膜４２，４４として、強誘電体層に含有される元素の酸化物が形成されている。 - 特許庁

An equivalent circuit for the patch cell array can comprise two or more inductance groups connected via a series capacitance and two or more shunt capacitances.例文帳に追加

パッチセルアレイに関する等価回路は、直列キャパシタンスおよび２以上のシャントキャパシタンスを介して接続される２以上のインダクタンスグループから成ることができる。 - 特許庁

A high voltage gate insulation film, namely, a first oxidation film is selectively formed on the second area and the peripheral circuit area of the cell array area.例文帳に追加

セルアレイ領域の第２領域及び周辺回路領域上に選択的に高電圧ゲート絶縁膜、即ち、第１ゲート酸化膜を形成する。 - 特許庁

To provide a logic-FeRAM cell array mixed LSI semiconductor device which has satisfactory capacitor and transistor characteristics, while exhibiting an operation characteristics with high reliability.例文帳に追加

良好なキャパシタ特性及びトランジスタ特性を備え、信頼性の高い動作特性を示すロジック・ＦｅＲＡＭセルアレイ混載ＬＳＩ半導体装置を提供する。 - 特許庁

To prevent level elevation at the time of a power down mode where the current consumption of a cell array power source generated by voltage drop in the inside becomes almost 0 in a dynamic memory.例文帳に追加

ダイナミックメモリにおいて、内部で降圧して生成されるセルアレイ電源の消費電流がほぼ０になるパワーダウンモード時のレベル上昇を防止する。 - 特許庁

To provide an array substrate, a method for manufacturing it and a liquid crystal display having the substrate that improves display quality and readily controls the cell gap.例文帳に追加

表示品質を向上し、かつセルギャップ制御が容易なアレイ基板及びその製造方法と、これを有する液晶表示装置を提供する。 - 特許庁

A cell array area and a peripheral circuit area are flattened and on that flattened surface, the bit line contact is not formed but the bit line is immediately formed.例文帳に追加

セルアレイ領域と周辺回路領域を平坦化させ、その平坦化した表面上にビットラインコンタクトを形成せず、直ぐビットラインを形成する。 - 特許庁

To provide a semiconductor memory device which enables high processing speed when set operation, reset operation, of read operation is executed for a memory cell array.例文帳に追加

メモリセルアレイに対しセット動作、リセット動作又はリード動作を実行する際に、処理速度を高速化することのできる半導体記憶装置を提供する。 - 特許庁

In a file storage type nonvolatile semiconductor memory device, a memory cell array region 200 is divided in the column direction A, and has a plurality of sector regions 210.例文帳に追加

ファイルストレージ型不揮発性半導体記憶装置は、メモリセルアレイ領域２００が列方向Ａで分割され、複数のセクタ領域２１０を有する。 - 特許庁

To provide a non-volatile semiconductor memory equipped with an erasion voltage control circuit in which the area occupancy rate of a memory cell array is never reduced.例文帳に追加

メモリセルアレイの面積占有率を低下させることのない消去電圧制御回路を備えた不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory in which effective relieving for plural defective columns and defect for a boundary region in a direction of the column of a cell array can be performed.例文帳に追加

複数カラム不良やセルアレイのカラム方向境界領域の不良に対する効果的な救済を可能とした半導体メモリを提供する。 - 特許庁

A memory system MSYS comprises: a semiconductor memory MEM including a memory cell array ARY and a field programmable section FP; and a program storage section PRG.例文帳に追加

メモリシステムＭＳＹＳは、メモリセルアレイＡＲＹおよびフィールドプログラマブル部ＦＰを有する半導体メモリＭＥＭと、プログラム記憶部ＰＲＧとを有している。 - 特許庁

To provide a semiconductor device wherein the resistance delay in a selective gate region and a peripheral circuit region is avoided while miniaturizing a memory cell array region.例文帳に追加

メモリセルアレイ領域の微細化を図りつつ選択ゲート領域及び周辺回路領域における抵抗遅延を回避する半導体装置を提供する。 - 特許庁

This fuel cell module 1 includes an integration type anode passage plate 10, a cathode plate 12, an array MEA (membrane-electrode assembly) 16, and a pre-mold bonded plate 14.例文帳に追加

燃料電池モジュール１は、統合型アノード流路板１０と、カソード板１２と、アレイＭＥＡ（膜電極接合体）１６と、プリモールド接着板１４とを含む。 - 特許庁

To provide a semiconductor memory device capable of appropriately controlling the determination timing of a signal voltage in a hierarchical memory cell array, thereby reducing power consumption.例文帳に追加

階層化メモリセルアレイにおける信号電圧の判定タイミングを適切に制御して消費電力を低減可能な半導体記憶装置を提供する。 - 特許庁

The end-sealing materials 18 of a UV curing type are applied to the injection port 16 of liquid crystals C of the liquid crystal cell 11 having an array substrate 12 and a color filter substrate 14.例文帳に追加

アレイ基板12とカラーフィルタ基板14とを有する液晶セル11の液晶Ｃの注入口16に、紫外線硬化型の封止剤18を塗布する。 - 特許庁

Thereby, since the plurality of memory cell array blocks in which the twisted bitline is arranged share one redundancy circuit, the chip area of the memory apparatus is not extended.例文帳に追加

これにより、ツイストされたビットラインが配列された複数のメモリセルアレイブロックが、一つの冗長回路を共有するためにメモリ装置のチップ面積を広げない。 - 特許庁

To realize quick operation and power conservation, without the enlarging layout of a semiconductor memory device having a memory cell array of a large capacity.例文帳に追加

大容量のメモリセルアレイを持つ半導体記憶装置において、レイアウトサイズを大きくすることなく、動作の高速化と消費電力の低減とを実現する。 - 特許庁

To prevent occurrence of deterioration of access characteristics between output signal lines in a semiconductor memory in which input/output parts of each cell array are odd numbered pieces.例文帳に追加

各セルアレイの入出力部が奇数個である半導体記憶装置において、出力信号線間にアクセス特性の劣化が生じるのを防止する。 - 特許庁

This memory cell array has a plurality of memory transistors, formed on a semiconductor thin-film STF which is formed on a layer insulating layer INT1.例文帳に追加

このメモリセルアレイが、層間絶縁層ＩＮＴ１上に形成された半導体薄膜ＳＴＦに形成された複数のメモリトランジスタを有している。 - 特許庁

The patterned layer 100 comprises a memory cell array 1 whose height of the upper surface is relatively high, and a peripheral circuit 2 whose height of the upper surface is relatively low.例文帳に追加

パターン層１００は、上面の高さが相対的に高いメモリセルアレイ部１と、上面の高さが相対的に低い周辺回路部２とを含む。 - 特許庁

A memory cell array 10 stores image data and additional information data made to correspond to the pixels, for example, composite data including data showing motion vectors.例文帳に追加

メモリセルアレイ１０に、画素データと当該画素に対応付けられた付加情報データ、例えば、動きベクトルを示すデータを含む複合データが格納される。 - 特許庁

When the result of the comparison by the comparison circuit 23 does not indicate matching, an address latch circuit 25 latches the address of the memory cell array 15 as an address for capacity fuse.例文帳に追加

アドレスラッチ回路２５は、比較回路２３における比較の結果、一致しない場合にメモリセルアレイ１５のアドレスを容量ヒューズ用アドレスとしてラッチする。 - 特許庁

An abnormality detection system according to this invention detects abnormalities resulting from insulation failure between multiple terminals to which power lines from a solar cell array are connected.例文帳に追加

本発明に係る異常検出システムは、太陽電池アレイからの電源線が接続される複数の端子間の絶縁不良に伴う異常を検出する。 - 特許庁

A second bit SB of the multi-bit data is programmed in one of the plurality of memory cells in the memory cell array by utilizing data inversion, from the storage unit.例文帳に追加

マルチ-ビットデータの第２ビットＳＢは、記憶ユニットからデータ反転を利用してメモリーセルアレイ内の複数のメモリーセルの中に１つにプログラムされる。 - 特許庁

A data control circuit holds, in a reading operation, data read from the corresponding memory cell array for each subcycle and outputs the data to the data terminal in the same timing.例文帳に追加

データ制御回路は、読み出し動作において、サブサイクル毎に対応するメモリセルアレイから読み出されるデータを保持し、データ端子に同じタイミングで出力する。 - 特許庁

The technology which compensates variation of threshold voltage of a memory cell in the array by applying a different bias condition to a selected bit line is disclosed.例文帳に追加

異なるバイアス条件を選択されたビット線に適用することによりアレイ内のメモリセルの閾値電圧のばらつき補償する技術を開示する。 - 特許庁

A reading margin of data held in the ferroelectric holding circuit is larger than a reading margin of data held in a ferroelectric memory cell in a memory array.例文帳に追加

強誘電体保持回路に保持されているデータの読み出しマージンは、メモリアレイ内の強誘電体メモリセルに保持されているデータの読み出しマージンより大きい。 - 特許庁

A P channel type amplifier P_chAMP1 and memory cells constituting a memory cell array MCA1 are connected to the pair of bit lines BL1 and XBL1.例文帳に追加

ビット線対ＢＬ１及びＸＢＬ１には、Ｐチャネル型アンプＰ_ｃｈＡＭＰ１と、メモリセルアレイＭＣＡ１を構成するメモリセルとが接続されている。 - 特許庁

The decision voltage supplying circuit 2 generates determine-verify voltage between read-voltage and write-verify voltage, and supplies it to the memory cell array 7 in the same way.例文帳に追加

判定電圧供給回路２は次に、リード電圧とライトベリファイ電圧との中間のディターミンベリファイ電圧を生成し、同様にメモリセルアレイ７に供給する。 - 特許庁

The memory cell array section MCA and a column selector CS receive the address signal a''' and a second test circuit section TCi2 receives the scan-out signal SiOUT1.例文帳に追加

アドレス信号ａ’’’は，メモリセルアレイ部ＭＣＡおよびカラムセレクタＣＳに入力され，スキャンアウト信号ＳｉＯＵＴ１は，第２テスト回路部ＴＣｉ２に入力される。 - 特許庁

To realize low power source voltage and low power consumption without enlarging formation area of a memory cell array not so much using MTCMOS technology.例文帳に追加

ＭＴＣＭＯＳ技術を用い、メモリセルアレイの形成面積をそれ程大きくすることなく、低電源電圧化及び低消費電力化を実現する。 - 特許庁

To provide a semiconductor memory device having a control circuit which can drive selectively wiring connected to a memory cell array with more simple constitution.例文帳に追加

より簡易な構成でメモリセルアレイに接続された配線を選択駆動することのできる制御回路を有する半導体記憶装置を提供する。 - 特許庁

A read gate RG of a selected memory cell array drives the voltage of read data buses RDB and /RDB depending on the voltage of the bit lines BL and /BL.例文帳に追加

選択されたメモリセル列において、リードゲートＲＧは、ビット線ＢＬおよび／ＢＬの電圧に応じて、読出データバスＲＤＢおよび／ＲＤＢの電圧を駆動する。 - 特許庁

The photons discharged from the matter in the channel upon the reaction with light 194 is detected by the constituent cell group of the photosensor array on the integrated circuit provided along the channel.例文帳に追加

光１９４に反応してチャネル内物体から放出される光子を、チャネル沿いの集積回路上にあるフォトセンサアレイの構成セル群にて検知する。 - 特許庁