「array cell」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

When changing to the ROM, an electrode plate which was a storage node of a capacitor of a DRAM is connected in units of memory cell array, and this is connected to a stationary potential.例文帳に追加

ＲＯＭに変更する際には、ＤＲＡＭのキャパシタのストレージノードであった電極プレートをメモリセルアレイ単位で接続し、これを固定電位に結合する。 - 特許庁

The external light is decomposed into red light, green light, and blue light by the dichroic micromirror array 20 and is made incident to a red pixel, a green pixel, and a blue pixel in the liquid crystal cell 60.例文帳に追加

ダイクロイックマイクロミラーアレイ２０によって外光は赤光、緑光、青光に分解され、液晶セル６０の赤画素、緑画素、青画素に入射する。 - 特許庁

To provide a semiconductor memory device in which read and write operation can be performed by access of only one time, even when data of bit width toward a memory cell array are read and writen from an address on a middle way.例文帳に追加

途中のアドレスからメモリセルアレイの行方向のビット幅分のデータを読み書きする場合でも、１回のアクセスでよい半導体記憶装置を得る。 - 特許庁

Block selection information RDATA which indicates necessity or needlessness of refresh in the block unit of a memory cell array is stored in latch means 20-1, 20-2.例文帳に追加

ラッチ手段２０−１，２０−２には、メモリセルアレイのブロック単位にリフレッシュの要、不要を示すブロック選択情報ＲＢＤＡＴＡが格納される。 - 特許庁

A memory cell array block 310 of the MRAM 300 is arrayed with a plurality of magnetic memory cells 311 at the intersection points of word lines, digit lines and bit lines.例文帳に追加

ＭＲＡＭ３００の、メモリセルアレイブロック３１０には、ワードライン、デジットライン、及びビットラインの交差点に複数個の磁気メモリセル３１１が配列される。 - 特許庁

To provide a semiconductor device, reducing a test time for outputting a result of comparing a data pattern for testing with a data read out from a memory cell array.例文帳に追加

テスト用のデータパターンとメモリセルアレイから読み出したデータとの比較結果を出力するテスト時間を短縮する半導体記憶装置を提供する。 - 特許庁

Since the global line is wired surely on the incomplete cell array of which the length is short, its load capacity can be reduced and charging and discharging current can be reduced.例文帳に追加

グローバル線は、長さの短い不完全セルアレイ上に必ず配線されるため、その負荷容量を削減でき、充放電電流を削減できる。 - 特許庁

To provide a cubic array type solar cell module which is effective even at the time of installation of a vertical wall by improving electric power generating capacity per an installation area.例文帳に追加

設置面積あたりの発電量を向上させ、垂直壁面設置時にも有効な立体配列セル型太陽電池モジュールを提供する。 - 特許庁

To provide design for a flash EEPROM(electrically erasable and programmable ROM) cell and an array realizing accurate and efficient programming of a flash EEPROM chip and a method of programming.例文帳に追加

フラッシュＥＥＰＲＯＭチップの高精度及び高効率プログラミングを実現するフラッシュＥＥＰＲＯＭセル及びアレイの設計、及びプログラミングの方法。 - 特許庁

At the first booting of the flash memory, a defective block mapping table stored in a predetermined block in a memory cell array is stored in a defective block mapping register part.例文帳に追加

フラッシュメモリの最初ブーティング時、メモリセルアレイ部の所定のブロックに貯蔵された不良ブロックマッピングテーブルは、不良ブロックマッピングレジスター部に貯蔵される。 - 特許庁

A cell array area and a peripheral circuit area are flattened and on that flattened surface, the bit line contact is not formed but the bit line is immediately formed.例文帳に追加

セルアレイ領域と周辺回路領域を平坦化させ、その平坦化した表面上にビットラインコンタクトを形成せず、直ぐビットラインを形成する。 - 特許庁

To provide a semiconductor memory device which enables high processing speed when set operation, reset operation, of read operation is executed for a memory cell array.例文帳に追加

メモリセルアレイに対しセット動作、リセット動作又はリード動作を実行する際に、処理速度を高速化することのできる半導体記憶装置を提供する。 - 特許庁

In a file storage type nonvolatile semiconductor memory device, a memory cell array region 200 is divided in the column direction A, and has a plurality of sector regions 210.例文帳に追加

ファイルストレージ型不揮発性半導体記憶装置は、メモリセルアレイ領域２００が列方向Ａで分割され、複数のセクタ領域２１０を有する。 - 特許庁

To provide a non-volatile semiconductor memory equipped with an erasion voltage control circuit in which the area occupancy rate of a memory cell array is never reduced.例文帳に追加

メモリセルアレイの面積占有率を低下させることのない消去電圧制御回路を備えた不揮発性半導体記憶装置を提供する。 - 特許庁

A control circuit directly writes the outside depth information in the memory cell array, or outputs it to the information changing circuit based on a first control signal.例文帳に追加

第１制御信号に基づき、制御回路は外部深さ情報を直接前記メモリセルアレイに書込んだり、或いは情報変更回路に出力する。 - 特許庁

Thereby, in the orthogonal memory cell array (110), the effective data can be stored in different entries according to the bit width of the effective data.例文帳に追加

これにより、直交メモリセルアレイ（１１０）においては、有効データのビット幅に応じて異なるエントリに有効データをそれぞれ格納することができる。 - 特許庁

A dummy region having a dummy bit line set to a prescribed voltage at least in the operation of the memory cell array is formed between memory regions.例文帳に追加

メモリ領域の間には、少なくともメモリセルアレイの動作時に所定の電圧に設定されるダミービット線を有するダミー領域が形成されている。 - 特許庁

The basic cell array has a checker board pattern and is suitable for minimizing the clock parasitic capacitance at the time of laying out a clocked inverter at the apex of the checker board pattern.例文帳に追加

基本セルアレイはチェッカー盤パターンを有し、クロックドインバータをチェッカー盤パターンの頂点にレイアウトするときにクロック寄生容量を最小化するのに適する。 - 特許庁

To display a high-quality image by preventing uneven thickness of a cell caused by thermal deformation of a microlens array attached to an electro-optic device.例文帳に追加

電気光学装置に付設されるマイクロレンズアレイの熱的変形に原因したセル厚むらを発生させないことで、高品質な画像を表示する。 - 特許庁

To suppress an increase of an area of a memory cell array while selectively achieving both a 1T1C system and a 2T2C system in one ferroelectric memory.例文帳に追加

１つの強誘電体メモリにおいて、１Ｔ１Ｃ方式、２Ｔ２Ｃ方式の両方を選択的に実現しつつ、メモリセルアレイの面積増加を抑制する。 - 特許庁

To provide a semiconductor memory device capable of appropriately controlling the determination timing of a signal voltage in a hierarchical memory cell array, thereby reducing power consumption.例文帳に追加

階層化メモリセルアレイにおける信号電圧の判定タイミングを適切に制御して消費電力を低減可能な半導体記憶装置を提供する。 - 特許庁

To provide a logic-FeRAM cell array mixed LSI semiconductor device which has satisfactory capacitor and transistor characteristics, while exhibiting an operation characteristics with high reliability.例文帳に追加

良好なキャパシタ特性及びトランジスタ特性を備え、信頼性の高い動作特性を示すロジック・ＦｅＲＡＭセルアレイ混載ＬＳＩ半導体装置を提供する。 - 特許庁

To prevent level elevation at the time of a power down mode where the current consumption of a cell array power source generated by voltage drop in the inside becomes almost 0 in a dynamic memory.例文帳に追加

ダイナミックメモリにおいて、内部で降圧して生成されるセルアレイ電源の消費電流がほぼ０になるパワーダウンモード時のレベル上昇を防止する。 - 特許庁

To provide an array substrate, a method for manufacturing it and a liquid crystal display having the substrate that improves display quality and readily controls the cell gap.例文帳に追加

表示品質を向上し、かつセルギャップ制御が容易なアレイ基板及びその製造方法と、これを有する液晶表示装置を提供する。 - 特許庁

To provide a semiconductor device wherein the resistance delay in a selective gate region and a peripheral circuit region is avoided while miniaturizing a memory cell array region.例文帳に追加

メモリセルアレイ領域の微細化を図りつつ選択ゲート領域及び周辺回路領域における抵抗遅延を回避する半導体装置を提供する。 - 特許庁

To provide a semiconductor memory in which effective relieving for plural defective columns and defect for a boundary region in a direction of the column of a cell array can be performed.例文帳に追加

複数カラム不良やセルアレイのカラム方向境界領域の不良に対する効果的な救済を可能とした半導体メモリを提供する。 - 特許庁

This fuel cell module 1 includes an integration type anode passage plate 10, a cathode plate 12, an array MEA (membrane-electrode assembly) 16, and a pre-mold bonded plate 14.例文帳に追加

燃料電池モジュール１は、統合型アノード流路板１０と、カソード板１２と、アレイＭＥＡ（膜電極接合体）１６と、プリモールド接着板１４とを含む。 - 特許庁

The end-sealing materials 18 of a UV curing type are applied to the injection port 16 of liquid crystals C of the liquid crystal cell 11 having an array substrate 12 and a color filter substrate 14.例文帳に追加

アレイ基板12とカラーフィルタ基板14とを有する液晶セル11の液晶Ｃの注入口16に、紫外線硬化型の封止剤18を塗布する。 - 特許庁

Thereby, since the plurality of memory cell array blocks in which the twisted bitline is arranged share one redundancy circuit, the chip area of the memory apparatus is not extended.例文帳に追加

これにより、ツイストされたビットラインが配列された複数のメモリセルアレイブロックが、一つの冗長回路を共有するためにメモリ装置のチップ面積を広げない。 - 特許庁

To realize quick operation and power conservation, without the enlarging layout of a semiconductor memory device having a memory cell array of a large capacity.例文帳に追加

大容量のメモリセルアレイを持つ半導体記憶装置において、レイアウトサイズを大きくすることなく、動作の高速化と消費電力の低減とを実現する。 - 特許庁

To prevent occurrence of deterioration of access characteristics between output signal lines in a semiconductor memory in which input/output parts of each cell array are odd numbered pieces.例文帳に追加

各セルアレイの入出力部が奇数個である半導体記憶装置において、出力信号線間にアクセス特性の劣化が生じるのを防止する。 - 特許庁

A memory cell array 10 stores image data and additional information data made to correspond to the pixels, for example, composite data including data showing motion vectors.例文帳に追加

メモリセルアレイ１０に、画素データと当該画素に対応付けられた付加情報データ、例えば、動きベクトルを示すデータを含む複合データが格納される。 - 特許庁

When the result of the comparison by the comparison circuit 23 does not indicate matching, an address latch circuit 25 latches the address of the memory cell array 15 as an address for capacity fuse.例文帳に追加

アドレスラッチ回路２５は、比較回路２３における比較の結果、一致しない場合にメモリセルアレイ１５のアドレスを容量ヒューズ用アドレスとしてラッチする。 - 特許庁

An abnormality detection system according to this invention detects abnormalities resulting from insulation failure between multiple terminals to which power lines from a solar cell array are connected.例文帳に追加

本発明に係る異常検出システムは、太陽電池アレイからの電源線が接続される複数の端子間の絶縁不良に伴う異常を検出する。 - 特許庁

The patterned layer 100 comprises a memory cell array 1 whose height of the upper surface is relatively high, and a peripheral circuit 2 whose height of the upper surface is relatively low.例文帳に追加

パターン層１００は、上面の高さが相対的に高いメモリセルアレイ部１と、上面の高さが相対的に低い周辺回路部２とを含む。 - 特許庁

A second bit SB of the multi-bit data is programmed in one of the plurality of memory cells in the memory cell array by utilizing data inversion, from the storage unit.例文帳に追加

マルチ-ビットデータの第２ビットＳＢは、記憶ユニットからデータ反転を利用してメモリーセルアレイ内の複数のメモリーセルの中に１つにプログラムされる。 - 特許庁

A data control circuit holds, in a reading operation, data read from the corresponding memory cell array for each subcycle and outputs the data to the data terminal in the same timing.例文帳に追加

データ制御回路は、読み出し動作において、サブサイクル毎に対応するメモリセルアレイから読み出されるデータを保持し、データ端子に同じタイミングで出力する。 - 特許庁

The technology which compensates variation of threshold voltage of a memory cell in the array by applying a different bias condition to a selected bit line is disclosed.例文帳に追加

異なるバイアス条件を選択されたビット線に適用することによりアレイ内のメモリセルの閾値電圧のばらつき補償する技術を開示する。 - 特許庁

The memory cell array section MCA and a column selector CS receive the address signal a''' and a second test circuit section TCi2 receives the scan-out signal SiOUT1.例文帳に追加

アドレス信号ａ’’’は，メモリセルアレイ部ＭＣＡおよびカラムセレクタＣＳに入力され，スキャンアウト信号ＳｉＯＵＴ１は，第２テスト回路部ＴＣｉ２に入力される。 - 特許庁

To realize low power source voltage and low power consumption without enlarging formation area of a memory cell array not so much using MTCMOS technology.例文帳に追加

ＭＴＣＭＯＳ技術を用い、メモリセルアレイの形成面積をそれ程大きくすることなく、低電源電圧化及び低消費電力化を実現する。 - 特許庁

This memory cell array has a plurality of memory transistors, formed on a semiconductor thin-film STF which is formed on a layer insulating layer INT1.例文帳に追加

このメモリセルアレイが、層間絶縁層ＩＮＴ１上に形成された半導体薄膜ＳＴＦに形成された複数のメモリトランジスタを有している。 - 特許庁

To provide a semiconductor memory device having a control circuit which can drive selectively wiring connected to a memory cell array with more simple constitution.例文帳に追加

より簡易な構成でメモリセルアレイに接続された配線を選択駆動することのできる制御回路を有する半導体記憶装置を提供する。 - 特許庁

A read gate RG of a selected memory cell array drives the voltage of read data buses RDB and /RDB depending on the voltage of the bit lines BL and /BL.例文帳に追加

選択されたメモリセル列において、リードゲートＲＧは、ビット線ＢＬおよび／ＢＬの電圧に応じて、読出データバスＲＤＢおよび／ＲＤＢの電圧を駆動する。 - 特許庁

A reading margin of data held in the ferroelectric holding circuit is larger than a reading margin of data held in a ferroelectric memory cell in a memory array.例文帳に追加

強誘電体保持回路に保持されているデータの読み出しマージンは、メモリアレイ内の強誘電体メモリセルに保持されているデータの読み出しマージンより大きい。 - 特許庁

A P channel type amplifier P_chAMP1 and memory cells constituting a memory cell array MCA1 are connected to the pair of bit lines BL1 and XBL1.例文帳に追加

ビット線対ＢＬ１及びＸＢＬ１には、Ｐチャネル型アンプＰ_ｃｈＡＭＰ１と、メモリセルアレイＭＣＡ１を構成するメモリセルとが接続されている。 - 特許庁